一、在以太网中提供电路仿真业务的方法（论文文献综述）
张恒[1]（2021）在《FPGA虚拟化硬件框架研究与实现》文中研究指明当前信息技术在生活的各个方面都得到了广泛应用,新型业务层出不穷,对算力需求也日益提高。采用海量处理器资源构成超大规模计算中心并为多用户提供计算力的云计算模式以及采用不同体系架构计算单元构成异构计算系统的模式被认为是解决算力瓶颈、提高资源利用率的重要解决方案。FPGA作为可编程逻辑器件,是构建异构计算系统的核心部件之一,但其隔离性差、用户独占的特性使其不能与目前虚拟化框架相兼容,因此难以融入云计算体系之中。本文作为通用异构计算平台的子内容,旨在开发适合FPGA的多用户、可裁剪、可扩展的虚拟化硬件架构。论文的主要内容如下:首先,本文提出了一种可行的虚拟化硬件架构方案。文中首先对研究的应用场景、硬件平台以及需求进行了简要介绍。随后,根据需求对FPGA虚拟化硬件架构中动态可重构、片间可靠传输、片内互联总线的方案进行了讨论,最后提出了本文虚拟化硬件架构方案。其次,对架构中所采用的RoCEv2协议进行了实现,为FPGA-FPGA、FPGACPU之间提供低延迟、可靠的数据通路。本文首先基于OMNe T++仿真环境开发了RoCEv2协议栈的行为级仿真模型,为协议栈的实现提供指导。在实现阶段,结合目标场景中低延迟要求以及短数据包密集的特性对RoCEv2协议栈进行了裁剪并设计了新的传输层处理流水线,相对于原有设计数据包吞吐率得到了较大提升。最后,提出了动态可重构技术在Xilinx器件上开发、运行方案,并在ZYNQ芯片上完成了部署。文中结合工程实际对Vivado环境下的动态可重构工程开发流程进行了总结,根据需求及器件特性提出了可行的布局方案。随后,本文提出了可重构模块的数据通路设计方案,并对通信流程及关键组件进行了介绍。本文设计的虚拟化硬件架构相对于目前已有框架增加了FPGA、CPU统一的可靠传输链路、可重构模块动态合并等特性,增强了FPGA系统的可靠性与灵活性,为后续通用异构计算平台的研究提供了基础平台。
吴晓晶,郑江玥[2]（2021）在《一种综合业务接入终端的设计和实现》文中研究表明文章提出了一种基于IP的语音、传真、数据业务的综合业务接入终端实现方案。该方案采用无阻塞电路交换叠加IP数据交换的系统架构,电路交换采用无阻塞时分接续网络,IP数据交换采用三层硬转发和基于SIP的软转发,通过支持E/M信令、中国NO.1信令和SIP信令等多种呼叫信令以及支持ITU-T G.711a、G.729、G.723.1等多种语音编码,最终实现多种业务的接入,本地128线语音用户的接入和基于IPv4 ToS和DiffServ的业务优先级服务。
王溪岩[3]（2020）在《基于切片网1588时间同步方法的研究》文中研究说明在通信技术逐渐发展普及的同时,网络通信所提供的服务也向着多样化,多媒体化发展,与之相对应的是对于网络中高速率通信的需求提升。随着网络中速率逐渐提升,网络中同步精度要求也逐渐增高。因此在时间同步方面,提出过多种时间同步方案。为了满足不同频率的系统的时钟同步需求,对系统提供精确时钟同步服务,IEEE1588时间同步协议被提出以解决这些问题。相比于传统的NTP时钟协议,IEEE1588能够提供更加精准的对时业务。在本文中首先介绍了分组网的发展,重点介绍了切片分组网的架构和其中的FlexE技术的应用。之后介绍了IEEE1588时间协议与其它协议之相比之下对时间同步的优势,分析1588时间系统中影响时间同步的因素,提出了在实现系统中进行非对称补偿的方法。并设计了切片网络中的IEEE1588时间同步系统模块。本文工作如下:（1）分析IEEE1588时间同步协议,包括时钟模型,对应时钟模型的实现方法,包括时间同步系统的构造,对时操作的实现方案,以及时间戳提取的方式等。针对时钟同步的设计实现,研究了时钟同步方式,非对称补偿方式,PTP帧格式,时间戳处理方式。（2）分析系统的时间处理方式,对事件系统之中的报文收发,时间戳处理,延迟时间计算,及在透明时钟,修正域的处理。最后对系统内部的非对称时间延迟进行补偿。（3）论文对设计模块,模块结构进行了规划设计,对各个模块及设计整体进行Verilog代码实现,通过模块功能划分,使模块的编写简便直观。（4）对设计模块进行验证,搭建仿真平台,编写激励,从而对模块的输入输出进行测试,通过对不同场景下不同报文的收发进行验证（5）对于电路实现进行FPGA上的测试,对于时间的同步性能进行测试,已验证设计的可靠性。实验证明,实验电路的时间精度在20ns以内。
贾卫卫[4]（2020）在《基于IEEE1588v2协议的LTE小基站时钟同步系统研究》文中认为21世纪以来,移动互联网飞速发展,移动数据业务每年都呈倍数增长,这无疑增加了移动通信网络的压力,为此推出了5G的建设规划。对移动互联网而言,宏基站容易受地形地貌的影响时常存在着一些盲区,LTE小基站恰好可以弥补宏基站的不足,在很多公共站场和楼宇中得到了广泛应用。但由于网络环境的复杂化和网络设备的多样性,大到网络交换设备,小到路由器等通信设备都需要一个统一的时钟。目前卫星导航技术进行时钟同步成本较高,NTP网络时间协议实现时钟同步精度不足,综合时钟同步精度、可靠性及成本考虑,近年推出的IEEE1588v2时钟同步协议在通信领域中被广泛应用,因此本文基于此协议对LTE小基站时钟同步系统展开研究。首先通过查阅大量的国内外相关技术文献资料,对通信网络进行时钟同步的意义并对国内外有关卫星导航系统、NTP协议、PTP协议进行了认真的研究分析。接着对IEEE1588v2协议进行了详细的介绍,包括网络系统中设备的时钟种类、时钟报文和PTP协议引擎状态机的状态转换,其中重点介绍了时钟同步机制以及PTP协议所涉及到的关键技术。其次制定了基于STM32F107微处理器的IEEE1588v2协议的从时钟系统的软硬件时间戳设计方案。硬件设计包括微处理器芯片和以太网PHY芯片DM9161A的选型,微处理器最小系统电路、以太网PHY电路以及串口通信电路的设计。软件设计包含主程序设计、PTP引擎程序设计、时钟报文程序设计、PTP本地时钟调节程序设计以及Lw IP轻型TCP/IP协议栈的移植与应用。最后基于主时钟对所设计的从时钟系统的时钟同步精度进行测试。上位机通过网络封包专业分析软件Wireshark对撷取的主从时钟报文信息进行分析,分析结果表明主从时钟通信正常。通过Log Viewer日志工具软件对从时钟频率误差和时间误差数据进行存储,为观察数据波动采用Matlab软件进行仿真验证,得到时间偏差范围在1100ns以内。然后对从时钟进行PPS同步精度测试,利用示波器观测主从时钟时间的相位差,实测结果表明时钟同步偏差范围达到了LTE小基站时钟同步要求。
郑振川[5]（2020）在《一种基于FPGA的多接口数据交互方案的设计与实现》文中研究指明高速数据传输是列车自动防护系统正常运行的基本保证。本文以实验室科研项目为背景,使用相对成熟的技术,完成了对多接口数据交互方案的设计,它作为列车自动防护系统中的一个通信单元,通过集成列车自动防护系统中的CAN总线接口和串行接口,以及PCI Express接口和用于外部连接的以太网接口,提高列车自动防护系统的可维护性和可扩展性。在课题设计之初,根据课题的研究背景对国内外的数据传输系统以及多接口数据交互设计方案的研究现状进行了调研,然后根据项目的设计需求,结合目前成熟的理论和技术,完成了本次多接口数据交互的总体设计方案。方案以FPGA为控制核心;使用PCI Express总线、以太网、串行接口和CAN总线作为通信接口;以分组交换技术为理论基础,设计了数据交互中心模块,实现了四种通信接口之间的数据交互;以DMA的数据传输方式结合PCI Express总线接口实现与列车自动防护系统的数据传输;使用DDR2 SDRAM存储芯片实现以太网接口与PCI Express总线接口的报文缓存。最终根据FPGA程序整体的设计方案,使用Verilog HDL语言实现了方案中各个模块的代码设计。为保证本次设计的FPGA程序能够正常运行,本文已经对FPGA整体程序进行了严格的仿真测试工作。测试结果显示,程序可以正常的运行。本文实现了多接口数据交互方案最初的设计目标,并且程序已经在实际的工作环境中稳定的工作。
张凯[6]（2020）在《时间触发以太网高精度时钟同步技术研究》文中研究表明通信总线作为航天综合电子系统的“神经”和“骨架”,其工作效率直接关系到航天业务执行能力和系统稳定性。随着航天应用需求的迅速发展与分布式系统的广泛应用,低传输速率、低带宽、低容错能力与无法确定的传输延迟成为通信总线空前面临的技术挑战和棘手问题。由于航天航空领域对实时性、确定性与安全性的严苛通信要求,传统总线往往难以胜任,时间触发以太网应运而生。作为新一代航天综合电子系统的新兴通信总线,时间触发以太网在标准以太网的基础上增加时间触发机制,采用高精度时钟同步技术,确保航天综合电子系统数据传输过程中的通信实时性与时间确定性。综上分析,高精度时钟同步机制成为时间触发以太网技术的研究热点。本文以时间触发以太网为基础,围绕高精度时钟同步机制及其时钟补偿技术展开研究,具体工作内容如下:（1）系统阐述时间触发以太网技术的发展现状、体系架构、通信机制及其容错方案。深入研究时间触发以太网SAE AS6802时钟同步协议,在充分理解其同步流程的基础上实现协议主要算法。（2）针对时间触发以太网SAE AS6802时钟同步协议,采用层次化网络建模技术分别对时间触发以太网的网络仿真场景、节点模型与进程模型进行整体建模,在此基础上,搭建仿真平台来实现网络时间同步算法,采用网络演算方发法进一步验证时钟同步精度和网络性能。研究结果表明:在网络中同时存在时钟相位与频率误差的前提下,SAE AS6802时钟同步协议能有效消除相位偏差并抑制部分频率偏差,整体时钟同步精度达到100ns级,时钟同步效果较好,然后,时钟同步协议无法对晶振频率进行完全补偿,由此导致时钟频率偏移问题。（3）针对时间触发以太网SAE AS6802时钟同步协议无法解决时钟频率偏差问题,提出基于晶振频率数字补偿技术的高精度时钟同步优化方案。建立时间触发以太网的节点本地时钟模型,设计基于查找表的时钟频率补偿模块,根据晶振“温度-ppm”特性曲线周期性地对晶振频率进行数字补偿。搭建硬件仿真平台,采用Modelsim软件对优化后的时间触发以太网节点进行硬件建模、功能仿真和性能评估,采用DC软件分析网络节点的硬件开销。研究结果表明,在相同的误差参数下,基于晶振频率数字补偿技术方案以较小的硬件开销为代价,将时钟同步精度提升至10ns级,极大地提高了时间触发以太网的时间同步精度。
赵锦涛[7]（2020）在《时间敏感网络中可预测性业务流调度机制仿真研究》文中指出随着互联网中流量激增和新业务的不断涌现,现有网络技术已难以满足工业物联网、5G移动通信、AR/VR音视频和智慧城市等新应用场景中对实时性和可靠性的要求。面对这种时间敏感性业务的急切需求,如何保证可靠性,准确控制端到端时延成为热点问题。鉴于其成本低、部署简单、产业链成熟且带宽不断增大,以太网技术在新一代传输和接入网络中被广泛使用。因此,出现了多种改善以太网“尽力而为”机制引起的分组丢失和不确定性等问题的新技术,如IEEE提出的时间敏感网络（TSN）、IETF提出的确定网络（DetNet）和OIF提出的柔性以太网（FlexE）等。这些技术分别在不同的功能层次中发挥作用,实现网络数据传输的实时性和高可靠性。本文主要研究TSN中时间敏感的可预测性业务流在网络中的实时可靠传输机制。TSN作为当前主流确定性网络技术,已发布了多个实现不同功能的子协议。本文针对传统以太网没有考虑实时传输,不能保证网络中的业务流准确准时传输问题,在ns-3仿真软件中搭建了 TSN仿真平台,结合实验对TSN协议簇中的Qav和Qbv子协议进行了深入研究。在仿真平台中,通过CBS算法和TAS算法来保证高优先级业务流严格按照时间表发送,实现不同业务类型之间的流量特性隔离;同时允许经过流量整形的以太网流量和尽力而为业务使用剩余网络带宽。之后,作为TSN的一种典型应用场景,本文对5G前传网模型进行了深入研究,针对5G中高优先级的可预测性业务流无法实时传输的问题,给出了一种基于AS协议提供的高精度时钟同步机制的时间门控调度机制,实现了可预测性业务流在网络节点队列处无等待地传输,并在包含1000+个终端的5G前传网仿真模型中进行了仿真验证。最后,针对以太网灵活性移动性不足的问题,研究了 TSN在IEEE 802.11 网络中进行扩展的可能性。为了在随机链路状况、不确定接入能力的无线网络中实现确定性服务,本文尝试性的给出了一种带有冗余机制的中心协调机制（PCF）时间轮询调度算法,以达到传输的低时延和高可靠性要求。在TSN仿真平台上增加的无线链路仿真实验初步验证了该方法的有效性,为后续将TSN扩展到更大网络范围、支持移动性应用的研究工作提供了一定工具基础。
钟晓宇[8]（2020）在《面向无线前传光接入网络的低时延技术研究》文中指出随着人们对工作以及娱乐方式与内容追求的不断提高,诸如网络实时直播、增强现实、虚拟现实和云计算等业务领域十分火爆,这也对5G移动通信网络的带宽和时延提出了极高的要求。其中,无线前传网络在经过功能重构之后,不仅要求超大的容量,更是对时延提出了100μs量级的严苛要求。为了降低前传网络的部署维护成本,提高前传网络的传输容量,业界希望将以太网技术引入到前传网络中。然而以太网遵循尽力而为的传输方式,在应用到无线前传网络时,会在交换节点处因为流聚合机制给前传网络带来无法忍受的时延和时延抖动。为了降低基于以太网的前传网络的传输时延和时延抖动,本文对前传网络中交换节点处的流聚合算法进行了研究。基于时间窗的流聚合方案可以在不给直通流量造成时延抖动的前提下有效降低新增流量的传输时延。然而当网络负载较大时,该方案所带来的效果会明显降低。通过对现有方案中问题的分析与改进,本文提出了基于位置负载的异步聚合方案（Location-Load based Asynchronous Aggregation Scheme,LL-AAS）。该方案利用前传网络中链路负载与设备位置相关的性质,通过调整不同位置处前传流量封装成以太网帧的帧长度,来降低前传流量被阻塞的概率。为了验证所提方案的可行性,本文设计搭建了基于时间轴的流聚合仿真系统,并对所提方案进行了仿真验证。仿真结果表明LL-AAS可以有效降低前传网络流聚合所带来的时延和时延抖动。为了克服LL-AAS中可能出现的传输效率降低和可扩展性差的问题,本文提出了自适应帧尺寸的时间窗聚合方案（Adaptive Frame Size Time Window,AFS-TW）。该方案通过对网络负载进行监控反馈实时调整前传流量的封装长度,追求最高效的流聚合效果。仿真结果表明该方案可以在兼顾降低前传流量的封装开销的同时有效降低其传输时延。在基于帧抢占的流聚合方案中,高优先级流量会不可避免的被引入时延抖动。为了消除帧抢占机制给直通流量带来的时延抖动,本文提出了带固定时延的帧抢占聚合方案。该方案通过给直通流量施加一个固定时延,形成可以预测帧抢占需求的缓冲时间窗,避免帧抢占切分操作带来的阻塞问题。仿真结果表明,该方案可以在保障新增流量传输时延极低的同时消除原有方案给直通流量引入的时延抖动。
陈镇[9]（2020）在《基于以太网物理层芯片锁相环的研究》文中研究说明随着网络通信技术的进步,以太网技术也得以蓬勃发展,已经在局域网、城域网、广域网等方面获得了广泛应用。从上世纪80年代的10Mbps以太网技术到如今光纤以太网技术,在短短几十年时间,以太网技术的发展十分迅速,这都得益于以太网相关芯片设计技术和工艺水平的进步。为适应以太网技术快速发展,以太网物理层芯片新的种类不断涌现,在性能方面要求也越来越高。锁相环电路是以太网物理层芯片的重要组成部分,一个性能好的锁相环对整个以太网芯片至关重要,其输出时钟的好坏很大程度上决定了以太网芯片性能,因此人们对以太网物理层芯片锁相环电路设计提出了更高要求,但随着CMOS工艺的不断缩小以及多元化市场需求,设计一款高性能锁相环电路,成为以太网芯片电路设计中的趋势与挑战。本文以基于以太网物理层芯片的锁相环电路设计为中心,针对以太网物理层芯片电路在数据进行高速传输时易被内部噪声干扰这一特点,设计了一款具有低相位噪声的电荷泵锁相环电路。本文所设计的电荷泵锁相环电路,主要包括PFD、CP、LPF、VCO、DIV等模块,在进行该电路设计时,通过对传统电荷泵锁相环电路的深入研究,解决了在电路模块设计时遇到的PFD盲区死区以及CP失配等问题;通过分析研究电荷泵锁相环电路的稳定性条件与电荷泵锁相环电路噪声传递机制及其降低噪声的方法,最终设计出了一款适用于以太网物理层收发器芯片的低噪声电荷泵锁相环电路。其中,锁相环的VCO电路为3级反相器组成的差分电流匮乏环形振荡器结构,该VCO电路结构不仅简单,而且它具有自身噪声小的特点以及有良好抗噪声性能。在以太网芯片电路中,该锁相环和基于PI结构电路组合能很好的实现时钟恢复。本设计从锁相环工作原理入手,理论结合实验仿真,采用对锁相环电路结构改进和优化参数的方法,达到了降低电路输出噪声的目的。本次设计的这款锁相环相对于传统以太网芯片中锁相环电路,实现了更低的相位噪声输出。基于SMIC 0.18?m CMOS工艺,在电源电压为1.8V、温度为27℃、输入参考时钟频率为25MHz方波的情况下,对设计出的PLL电路进行仿真,仿真结果显示,当锁相环电路锁定时,振荡器输出时钟频率为250MHz的时钟信号,该环路锁定时间约为2.06?s,输出相位噪声为-110d Bc/Hz@1MHz,其RMS抖动为28.4ps,环路的相位裕度为55?。
康超[10]（2019）在《智能变电站电源监测系统设计》文中提出站用电源系统在变电站内部是非常重要的设施,主要为各类一次设备及配套保护装置提供可靠稳定电力供应的重要设备,因此其运行的可靠性非常重要。在本文中利用IEC61850标准以及硬件芯片设计技术、嵌入式软件开发技术等,设计了一套电源在线监测系统,主要对智能变电站电源系统的电压等关键指标进行监测。电源在线监测系统部署在变电通信网中,其中主要包括了电源监测终端、监测子IED以及监测主IED,通过采集变电站电源系统的电压、电流等信号,将变电站现场的电源监测数据,逐层上传到电力公司内部。在具体研究工作中,首先对站用电源系统的发展以及在线监测系统的研究动态进行了介绍,随后根据本系统的具体应用环境及要求,分析系统的功能开发目标,并探讨了系统的总体方案及功能结构。按照系统的总体功能结构对其中的电源监测终端、监测子IED、监测主IED进行了硬件结构设计,按照不同节点的技术特点及功能定位,采用合理的硬件芯片及电路结构,同时对内部软件程序的逻辑流程进行了详细设计。在介绍IEC61850标准的内容、结构、特点和通信方式的基础上,对系统进行功能分解,并对系统的电源监测子IED、监测主IED进行通信模型的创建和分析,同时介绍系统的SCL配置的编写、下发的基本流程和方法。最后,在模拟环境下对系统的GOOSE通信和MMS通信进行了映射方式分析,并对其进行测试。在本文中将智能变电站电源系统划分为交流、直流、逆变、整流、蓄电池等多个单元,并进行对应的信息建模处理,基本能够涵盖目前国内大多数智能变电站的电源监测需求。本文设计的系统在技术方案上具有较高的通用性,能够应用在不同供电企业的智能变电站电源系统在线实时监测中,具有较高的实用价值。
二、在以太网中提供电路仿真业务的方法（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、在以太网中提供电路仿真业务的方法（论文提纲范文）
（1）FPGA虚拟化硬件框架研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文内容与安排 |
| 第二章 FPGA虚拟化架构 |
| 2.1 应用场景及需求分析 |
| 2.1.1 应用场景 |
| 2.1.2 平台架构 |
| 2.1.3 硬件平台 |
| 2.1.4 FPGA侧需求分析 |
| 2.2 FPGA虚拟化硬件架构设计 |
| 2.2.1 主要技术方案分析 |
| 2.2.1.1 动态可重构 |
| 2.2.1.2 片间可靠传输 |
| 2.2.1.3 片内互联总线 |
| 2.2.2 硬件架构 |
| 2.3 本章小结 |
| 第三章 RoCEv2 协议栈实现 |
| 3.1 InfiniBand协议分析 |
| 3.1.1 基于QP的通信模型 |
| 3.1.2 KEY机制 |
| 3.1.3 数据包格式 |
| 3.1.4 传输层协议 |
| 3.1.4.1 服务类型 |
| 3.1.4.2 操作类型 |
| 3.1.4.3 可靠传输机制 |
| 3.2 RoCEv2 协议分析 |
| 3.3 RoCE协议栈行为仿真 |
| 3.3.1 仿真平台介绍 |
| 3.3.2 RoCE节点实现 |
| 3.3.2.1 节点架构 |
| 3.3.2.2 节点工作流程 |
| 3.3.3 仿真系统测试 |
| 3.4 RoCE硬件协议栈设计 |
| 3.4.1 设计目标 |
| 3.4.2 总线协议及参数 |
| 3.4.2.1 总线协议 |
| 3.4.2.2 总线参数 |
| 3.4.3 协议栈架构 |
| 3.4.3.1 顶层架构 |
| 3.4.3.2 传输层架构 |
| 3.5 关键模块设计 |
| 3.5.1 传输层模块设计 |
| 3.5.1.1 数据包格式 |
| 3.5.1.2 输入数据缓冲区设计 |
| 3.5.1.3 首部校验模块设计 |
| 3.5.1.4 接收引擎设计 |
| 3.5.1.5 调度器设计 |
| 3.5.1.6 发送引擎设计 |
| 3.5.2 网络层模块设计 |
| 3.5.3 ICRC计算模块设计 |
| 3.6 仿真与验证 |
| 3.7 本章小结 |
| 第四章 虚拟化硬件框架实现 |
| 4.1 设计模式选择 |
| 4.1.1 工程模式 |
| 4.1.2 非工程模式 |
| 4.2 设计约束与布局 |
| 4.2.1 器件约束 |
| 4.2.2 业务约束 |
| 4.2.2.1 可重构模块组合 |
| 4.2.2.2 总线结构 |
| 4.2.3 FPGA虚拟化框架布局 |
| 4.3 可重构模块数据通路 |
| 4.3.1 通信需求 |
| 4.3.2 数据通路架构 |
| 4.3.3 物理地址映射 |
| 4.3.4 虚拟地址映射 |
| 4.4 运行流程设计 |
| 4.5 可重构模块控制器设计 |
| 4.5.1 可重构模块数据接口 |
| 4.5.2 控制器电路 |
| 4.6 测试与验证 |
| 4.7 本章小结 |
| 第五章 总结与展望 |
| 5.1 全文总结 |
| 5.2 工作展望 |
| 致谢 |
| 参考文献 |
| 学位论文答辩后勘误修订说明表 |
（2）一种综合业务接入终端的设计和实现（论文提纲范文）
| 0 引 言 |
| 1 硬件设计方案 |
| 1.1 图像业务处理单元 |
| (1)应用处理单元： |
| (2)音频接口单元： |
| (3)视频接口单元： |
| (4)数据传输单元： |
| (5)控制单元： |
| (6)对外接口单元： |
| (7)供电单元： |
| 1.2 IP交换单元 |
| 1.3 数字时分交换单元 |
| 1.4 电路仿真单元 |
| 1.5 维护管理单元 |
| 1.6 电源单元 |
| 2 软件设计方案 |
| 2.1 数字时分交换处理软件 |
| 2.2 软交换处理软件 |
| (1)BSP软件： |
| (2)底层驱动支撑软件： |
| (3)TCP/IP协议栈： |
| (4)SIP呼叫处理软件： |
| 2.3 图像业务软件 |
| 2.4 电路仿真处理软件 |
| 3 结果与分析 |
| 4 结 论 |
（3）基于切片网1588时间同步方法的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 课题研究的背景和意义 |
| 1.1 全球系统中的时钟同步 |
| 1.2 1588 时钟同步国内外发展现状 |
| 1.3 本文的研究方向及意义 |
| 2 通信传输网络与时间同步技术的发展与现状 |
| 2.1 传送网的发展方向 |
| 2.2 传送网的发展 |
| 2.2.1 PDH系统 |
| 2.2.2 SDH系统 |
| 2.2.3 SPN切片分组网 |
| 2.3 Flex E灵活以太网 |
| 2.3.1 Flex E结构与PTP报文位置 |
| 2.4 时间同步原理 |
| 2.4.1 频率同步 |
| 2.4.2 时间同步 |
| 2.5 分组传送网的同步技术 |
| 2.5.1 同步以太网技术 |
| 2.5.2 CES电路仿真中的时间同步 |
| 2.5.3 NTP技术 |
| 2.5.4 PTP协议 |
| 2.6 本章总结 |
| 3 PTP报文处理与系统结构 |
| 3.1 PTP包结构 |
| 3.1.1 PTP包头结构 |
| 3.1.2 PTP同步报文 |
| 3.2 普通时钟和边界时钟 |
| 3.2.1 普通时钟 |
| 3.2.2 边界时钟 |
| 3.3 最佳主时钟算法 |
| 3.3.1 数据比较集算法 |
| 3.3.2 状态决定算法 |
| 3.4 时钟的处理及对时操作 |
| 3.4.1 测量最终延迟的机制 |
| 3.5 透明时钟 |
| 3.5.1 端到端透传时钟 |
| 3.5.2 点到点透传时钟 |
| 3.5.3 透明时钟的矫正信息 |
| 3.6 非对称时延时钟补偿 |
| 3.7 本章小结 |
| 4 时间同步的电路实现 |
| 4.1 1588 模块结构 |
| 4.2 模块详细设计 |
| 4.2.1 报文发送模块 |
| 4.2.2 报文解析模块 |
| 4.2.3 报文接收模块 |
| 4.2.4 报文消息转发模块 |
| 4.2.5 PTP发送控制模块 |
| 4.2.6 非对称时间补偿 |
| 4.3 寄存器模块 |
| 4.3.1 工作模式配置 |
| 4.3.2 1588 包计数 |
| 4.4 本章小结 |
| 5 电路验证测试和性能分析 |
| 5.1 仿真平台的搭建 |
| 5.2 模块功能验证 |
| 5.2.1 基于寄存器读写的验证 |
| 5.2.2 时间戳替换功能验证 |
| 5.2.3 时间戳抓取功能验证 |
| 5.2.4 校正区间的更新操作 |
| 5.3 同步精度测试 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 参考文献 |
| 致谢 |
| 附录 1 攻读硕士学位期间参与的项目和发表的论文 |
（4）基于IEEE1588v2协议的LTE小基站时钟同步系统研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 通信网络时钟同步的必要性 |
| 1.3 本课题的国内外研究现状 |
| 1.3.1 卫星导航系统授时 |
| 1.3.2 基于NTP网络时间协议对时 |
| 1.3.3 基于PTP协议对时 |
| 1.3.4 PTP协议对时的应用 |
| 1.4 本文主要研究内容 |
| 1.5 论文章节安排 |
| 本章小结 |
| 第二章 IEEE1588v2时钟同步协议 |
| 2.1 IEEE1588v2协议简介 |
| 2.2 PTP系统时钟模型 |
| 2.2.1 普通时钟(Ordinary Clock,OC) |
| 2.2.2 边界时钟(Boundary Clock,BC) |
| 2.2.3 透明时钟(Transparent Clock,TC) |
| 2.3 PTP协议报文 |
| 2.3.1 PTP协议报文类型 |
| 2.3.2 PTP协议报文头 |
| 2.3.3 PTP协议报文体 |
| 2.4 PTP时钟端口状态 |
| 2.5 PTP协议工作机制 |
| 2.5.1 最佳主时钟BMC算法 |
| 2.5.2 本地时钟LCS算法 |
| 2.6 PTP协议中关键技术说明 |
| 2.6.1 PTP组播技术 |
| 2.6.2 PTP请求应答机制 |
| 本章小结 |
| 第三章 IEEE1588v2协议从时钟硬件系统 |
| 3.1 从时钟硬件系统框架 |
| 3.2 MCU的选型及电路图 |
| 3.2.1 MCU的选型 |
| 3.2.2 MCU最小系统电路 |
| 3.3 MCU内部集成以太网模块 |
| 3.4 以太网PHY电路 |
| 3.5 串口通信电路 |
| 本章小结 |
| 第四章 IEEE1588v2协议从时钟软件系统设计 |
| 4.1 IEEE1588v2协议从时钟软件架构 |
| 4.2 IEEE1588v2协议主程序处理流程 |
| 4.3 PTP引擎程序设计 |
| 4.4 报文工作流程 |
| 4.4.1 Announce报文 |
| 4.4.2 Sync报文 |
| 4.4.3 Follow_Up报文 |
| 4.4.4 Delay_Req报文 |
| 4.4.5 Delay_Resp报文 |
| 4.5 Lw IP轻型TCP/IP协议栈 |
| 4.5.1 报文在UDP-IPv4 中的封装 |
| 4.5.2 报文在IEEE802.3/Ethernet中的封装 |
| 4.5.3 LwIP协议栈的工作过程 |
| 4.6 DMA与 MAC之间报文的收发 |
| 4.7 PTP本地时钟调节程序 |
| 4.7.1 系统时钟初始化程序设计 |
| 4.7.2 本地时钟频率调节程序设计 |
| 4.7.3 时钟偏差调节程序的设计 |
| 本章小结 |
| 第五章 IEEE1588v2协议从时钟的测试 |
| 5.1 主从时钟测试环境的搭建 |
| 5.1.1 系统测试模式 |
| 5.1.2 系统硬件测试环境的搭建 |
| 5.1.3 IEEE1588v2协议主时钟介绍 |
| 5.2 PTP报文的验证 |
| 5.2.1 Announce报文数据包 |
| 5.2.2 Sync报文数据包 |
| 5.2.3 Delay_Req报文数据包 |
| 5.2.4 Delay_Resp报文数据包 |
| 5.3 从时钟频率和时间偏差的测量 |
| 5.4 主从时钟PPS测试 |
| 5.4.1 主从时钟PPS测试方案 |
| 5.4.2 PPS同步精度测试结果分析 |
| 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间取得的学术成果 |
| 致谢 |
（5）一种基于FPGA的多接口数据交互方案的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 研究内容 |
| 1.3 论文结构安排 |
| 第二章 系统概述 |
| 2.1 系统基本理论分析 |
| 2.1.1 设计指标与需求分析 |
| 2.1.2 交换技术理论概述 |
| 2.2 系统核心技术概述 |
| 2.2.1 PCI Express总线协议 |
| 2.2.2 串行接口协议 |
| 2.2.3 CAN总线协议 |
| 2.2.4 以太网协议 |
| 2.3 系统设计方案 |
| 2.4 本章小结 |
| 第三章 数据传输接口设计 |
| 3.1 PCI Express接口设计 |
| 3.1.1 PCI Express底层设计方案 |
| 3.1.2 PCI Express IP核配置 |
| 3.1.3 事务控制模块设计 |
| 3.1.4 PCI Express接口结构 |
| 3.2 以太网接口设计 |
| 3.2.1 以太网接口设计方案 |
| 3.2.2 UDP协议实现 |
| 3.2.3 ARP协议实现 |
| 3.2.4 MAC层驱动实现 |
| 3.3 串行接口设计 |
| 3.4 CAN接口设计 |
| 3.5 本章小结 |
| 第四章 传输控制与数据交互设计 |
| 4.1 DMA控制器设计 |
| 4.1.1 DMA控制器架构分析 |
| 4.1.2 寄存器部分 |
| 4.1.3 通信引擎部分 |
| 4.1.4 中断处理部分 |
| 4.1.5 连接引擎部分 |
| 4.2 数据交互中心模块设计 |
| 4.2.1 数据交互报文格式 |
| 4.2.2 系统缓存控制模块设计 |
| 4.2.3 串口数据交互逻辑设计 |
| 4.2.4 CAN数据交互逻辑设计 |
| 4.3 本章小结 |
| 第五章 系统实现与测试 |
| 5.1 测试平台介绍 |
| 5.2 程序仿真分析 |
| 5.2.1 以太网接口的仿真分析 |
| 5.2.2 CAN总线接口仿真分析 |
| 5.2.3 系统缓存控制仿真分析 |
| 5.2.4 串行接口仿真分析 |
| 5.3 程序覆盖率分析 |
| 5.4 程序综合映射 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文的工作总结 |
| 6.2 未来工作的展望 |
| 参考文献 |
| 致谢 |
（6）时间触发以太网高精度时钟同步技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 时间触发以太网发展现状 |
| 1.2.2 高精度时钟同步技术 |
| 1.3 研究内容与结构安排 |
| 第2章 时间触发以太网概述 |
| 2.1 时间触发以太网体系架构 |
| 2.2 时间触发以太网通信机制 |
| 2.2.1 通信数据类型 |
| 2.2.2 消息传递机制 |
| 2.3 时间触发以太网容错方案 |
| 2.3.1 节点控制器 |
| 2.3.2 冗余拓扑结构 |
| 2.4 本章小结 |
| 第3章 面向时间触发以太网的时钟同步技术研究 |
| 3.1 时间同步协议相关参数 |
| 3.2 时钟同步实现过程 |
| 3.2.1 同步主节点请求同步 |
| 3.2.2 压缩主节点同步处理 |
| 3.2.3 同步主节点/同步从节点时钟修正 |
| 3.3 时钟同步算法及其实现 |
| 3.3.1 时间固化算法实现 |
| 3.3.2 压缩算法实现 |
| 3.4 时钟同步协议容错机制 |
| 3.4.1 同步集群检测 |
| 3.4.2 异步集群检测 |
| 3.5 本章小结 |
| 第4章 面向时间触发以太网时钟同步机制的网络演算方法 |
| 4.1 网络演算工具介绍 |
| 4.2 基于时钟同步机制的网络演算建模过程 |
| 4.2.1 网络仿真场景设计 |
| 4.2.2 网络节点模型设计 |
| 4.2.3 节点进程模型设计 |
| 4.3 网络演算仿真实验与结果分析 |
| 4.3.1 网络演算场景与相关参数设定 |
| 4.3.2 网络演算结果与网络性能分析 |
| 4.4 本章小结 |
| 第5章 面向时间触发以太网的高精度时钟同步优化技术 |
| 5.1 节点本地时钟模型设计 |
| 5.1.1 本地时钟建模过程 |
| 5.1.2 本地时钟模块优化 |
| 5.2 高精度时间触发以太网节点设计 |
| 5.2.1 同步主节点设计 |
| 5.2.2 压缩主节点设计 |
| 5.2.3 同步从节点设计 |
| 5.3 硬件仿真实验与结果分析 |
| 5.3.1 时钟同步精度 |
| 5.3.2 节点硬件开销 |
| 5.3.3 网络扩展性分析 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文 |
| 攻读硕士学位期间参加科研项目 |
| 致谢 |
（7）时间敏感网络中可预测性业务流调度机制仿真研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 选题背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 论文研究内容 |
| 1.4 论文章节结构 |
| 第二章 时间敏感网络 |
| 2.1 时间敏感网络简述 |
| 2.2 时间敏感网络相关协议简介 |
| 2.2.1 IEEE 802.1Qav协议 |
| 2.2.2 IEEE 802.1AS协议 |
| 2.2.3 IEEE 802.Qbv协议 |
| 2.3 本章小结 |
| 第三章 可预测性业务流在以太网中调度机制的研究 |
| 3.1 ns-3网络仿真软件介绍 |
| 3.1.1 网络仿真简介 |
| 3.1.2 ns-3的发展历史 |
| 3.1.3 ns-3组织架构 |
| 3.2 时钟同步机制研究及仿真实现 |
| 3.2.1 关键帧的帧格式介绍 |
| 3.2.2 路径冗余机制 |
| 3.2.3 带有路径冗余机制的时钟同步机制仿真实现 |
| 3.2.4 边界时钟类型同步机制仿真实现 |
| 3.3 时间门控调度机制设计 |
| 3.3.1 CBS算法设计 |
| 3.3.2 TAS算法设计 |
| 3.3.3 时间门控调度机制设计 |
| 3.4 5G前传网仿真平台设计与仿真实现 |
| 3.4.1 5G简介 |
| 3.4.2 5G前传网仿真场景设计 |
| 3.4.3 仿真结果分析 |
| 3.5 车载以太网场景仿真测试 |
| 3.5.1 车载以太网简介 |
| 3.5.2 仿真设计与结果分析 |
| 3.6 本章小结 |
| 第四章 可预测性业务流在无线局域网中调度机制的研究 |
| 4.1 IEEE 802.11 MAC协议简介 |
| 4.1.1 DCF和PCF简介 |
| 4.1.2 IEEE 802.11帧格式简介 |
| 4.2 IEEE 802.11对TSN的支持 |
| 4.2.1 PCF工作机制研究 |
| 4.2.2 可预测性业务流调度机制的研究和实现 |
| 4.3 本章小结 |
| 第五章 总结与展望 |
| 5.1 全文工作总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）面向无线前传光接入网络的低时延技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 主要研究内容 |
| 1.4 论文的组织与结构 |
| 第二章 移动前传网络与低时延技术 |
| 2.1 C-RAN与无线前传网络 |
| 2.1.1 C-RAN |
| 2.1.2 无线前传网络的定义与挑战 |
| 2.2 基于以太网的前传网络 |
| 2.2.1 万兆以太网架构 |
| 2.2.2 以太网帧结构 |
| 2.2.3 常见转发形式 |
| 2.2.4 基于以太网的前传网络 |
| 2.3 相关协议与标准 |
| 2.3.1 无线接入网功能分割 |
| 2.3.2 eCPRI |
| 2.3.3 802.1 Q桥接网络 |
| 2.3.4 帧抢占 |
| 2.4 本章小结 |
| 第三章 基于位置负载的异步聚合方案与仿真设计 |
| 3.1 前传网络中的时延分析和评估 |
| 3.1.1 研究背景 |
| 3.1.2 时延分析 |
| 3.1.3 流量模型 |
| 3.1.4 算法评估参数 |
| 3.2 基于位置负载的异步聚合方案 |
| 3.2.1 基于时间窗的聚合方案 |
| 3.2.2 LL-AAS原理 |
| 3.3 仿真实验与结果分析 |
| 3.3.1 仿真拓扑及配置 |
| 3.3.2 仿真数据与结果 |
| 3.4 本章小结 |
| 第四章 自适应帧尺寸的时间窗和带固定时延的帧抢占方案 |
| 4.1 自适应帧尺寸的时间窗聚合方案 |
| 4.1.1 自适应帧尺寸的时间窗聚合原理 |
| 4.1.2 自适应帧尺寸的时间窗聚合仿真 |
| 4.1.3 仿真结果分析 |
| 4.2 带固定时延的帧抢占聚合方案 |
| 4.2.1 基于帧抢占的流聚合方案及分析 |
| 4.2.2 带固定时延的帧抢占原理 |
| 4.2.3 带固定时延的帧抢占仿真 |
| 4.2.4 仿真结果分析 |
| 4.3 本章小结 |
| 第五章 总结与展望 |
| 5.1 本论文工作总结 |
| 5.2 下一步工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（9）基于以太网物理层芯片锁相环的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 国内外研究现状 |
| 1.3 研究目的及意义 |
| 1.4 研究内容及章节安排 |
| 第二章 锁相环系统简述 |
| 2.1 以太网芯片中时钟恢复电路 |
| 2.2 锁相环的工作原理 |
| 2.3 锁相环的分类 |
| 2.4 电荷泵锁相环组成模块及分析 |
| 2.4.1 鉴频鉴相器 |
| 2.4.2 电荷泵 |
| 2.4.3 环路滤波器 |
| 2.4.4 压控振荡器 |
| 2.4.5 分频器 |
| 2.5 本章小结 |
| 第三章 电荷泵锁相环性能指标及系统稳定性分析 |
| 3.1 锁相环的主要性能指标 |
| 3.1.1 相位噪声介绍 |
| 3.1.2 锁定时间与环路带宽 |
| 3.1.3 杂散 |
| 3.2 电荷泵锁相环系统稳定性分析 |
| 3.3 电荷泵锁相环系统噪声分析 |
| 3.3.1 参考时钟噪声分析 |
| 3.3.2 PFD/CP噪声分析 |
| 3.3.3 压控振荡器噪声分析 |
| 3.3.4 环路滤波器噪声分析 |
| 3.3.5 分频器噪声分析 |
| 3.3.6 环路带宽与输出噪声 |
| 3.4 本章小结 |
| 第四章 基于以太网芯片的低噪声电荷泵锁相环电路设计与仿真 |
| 4.1 低噪声电荷泵锁相环的系统级设计 |
| 4.2 低噪声电荷泵锁相环行为级设计 |
| 4.3 低噪声电荷泵锁相环各电路模块的设计 |
| 4.3.1 低噪声鉴频鉴相器电路的设计 |
| 4.3.2 低噪声电荷泵电路模块设计与仿真 |
| 4.3.3 低噪声环形压控振荡器的设计与仿真 |
| 4.3.4 分频器电路的设计及仿真 |
| 4.3.5 环路滤波器电路的选择 |
| 4.4 低噪声锁相环电路整体设计与仿真 |
| 4.5 本章小结 |
| 第五章 基于以太网物理层芯片的低噪声锁相环版图设计 |
| 5.1 版图设计要点 |
| 5.2 低噪声锁相环版图设计需要考虑的问题 |
| 5.3 低噪声锁相环版图设计 |
| 5.4 PLL整体后仿 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（10）智能变电站电源监测系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.2.1 站用交直流电源系统 |
| 1.2.2 交直流电源监测系统 |
| 1.3 研究内容 |
| 1.4 研究框架 |
| 2 系统需求分析 |
| 2.1 系统业务背景 |
| 2.2 系统硬件功能要求 |
| 2.2.1 硬件功能需求概述 |
| 2.2.2 硬件功能开发目标 |
| 2.3 软件功能需求分析 |
| 2.4 本章小结 |
| 3 系统总体技术方案设计 |
| 3.1 系统总体结构方案 |
| 3.2 系统功能层次分析 |
| 3.2.1 电源监测终端 |
| 3.2.2 监测子IED |
| 3.2.3 监测主IED |
| 3.3 系统监测范围分析 |
| 3.4 系统通信及安全性分析 |
| 3.5 本章小结 |
| 4 系统软硬件设计及仿真 |
| 4.1 电源监测终端设计 |
| 4.1.1 单片机设计 |
| 4.1.2 监测芯片设计 |
| 4.1.3 通信方式设计 |
| 4.1.4 软件设计 |
| 4.2 监测子IED设计 |
| 4.2.1 ARM处理器设计 |
| 4.2.2 DSP处理硬件设计 |
| 4.2.3 软件设计 |
| 4.3 监测主IED设计 |
| 4.3.1 硬件设计 |
| 4.3.2 软件设计 |
| 4.4 系统硬件仿真 |
| 4.4.1 硬件电路焊接 |
| 4.4.2 硬件线路连接 |
| 4.4.3 硬件功能仿真 |
| 4.5 本章小结 |
| 5 系统通信模型设计及测试 |
| 5.1 IEC61850 通信标准概述 |
| 5.1.1 内容结构 |
| 5.1.2 技术特点 |
| 5.1.3 通信方法 |
| 5.2 系统通信方案及模型设计 |
| 5.2.1 模型构建原则 |
| 5.2.2 系统功能分解 |
| 5.2.3 监测子IED建模 |
| 5.2.4 监测主IED建模 |
| 5.2.5 SCL文件配置及描述 |
| 5.3 GOOSE通信服务及测试 |
| 5.3.1 GOOSE通信模型及映射处理 |
| 5.3.2 GOOSE通信实现 |
| 5.3.3 GOOSE通信测试 |
| 5.4 MMS通信服务及测试 |
| 5.4.1 MMS通信模型及映射处理 |
| 5.4.2 MMS通信实现 |
| 5.4.3 MMS通信测试 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 附录 |
| 致谢 |
四、在以太网中提供电路仿真业务的方法（论文参考文献）
- [1]FPGA虚拟化硬件框架研究与实现[D]. 张恒. 电子科技大学, 2021(01)
- [2]一种综合业务接入终端的设计和实现[J]. 吴晓晶,郑江玥. 现代信息科技, 2021(05)
- [3]基于切片网1588时间同步方法的研究[D]. 王溪岩. 武汉邮电科学研究院, 2020(01)
- [4]基于IEEE1588v2协议的LTE小基站时钟同步系统研究[D]. 贾卫卫. 大连交通大学, 2020(06)
- [5]一种基于FPGA的多接口数据交互方案的设计与实现[D]. 郑振川. 北京邮电大学, 2020(05)
- [6]时间触发以太网高精度时钟同步技术研究[D]. 张凯. 北京工业大学, 2020(06)
- [7]时间敏感网络中可预测性业务流调度机制仿真研究[D]. 赵锦涛. 西安电子科技大学, 2020(05)
- [8]面向无线前传光接入网络的低时延技术研究[D]. 钟晓宇. 电子科技大学, 2020(07)
- [9]基于以太网物理层芯片锁相环的研究[D]. 陈镇. 西安电子科技大学, 2020(05)
- [10]智能变电站电源监测系统设计[D]. 康超. 西华大学, 2019(02)