一、用CPU实现现场可编程门阵列在线配置技术（论文文献综述）
李强,武文波,何明一[1]（2022）在《基于MPSoC的遥感图像目标检测算法硬件加速研究》文中认为遥感图像目标实时检测是遥感应用领域的关键技术问题之一。深度神经网络遥感图像目标检测准确率高,但此类网络通常结构复杂、参数多、计算量大,对计算资源和存储的需求较高,设计轻量化软硬件系统实现星载边缘端部署较为困难。针对上述问题,文章提出了一种基于多处理器片上系统（MPSoC）现场可编程门阵列（FPGA）的遥感图像目标检测算法硬件加速方案。首先研究了适合星载边缘端部署的目标检测算法;然后设计了深度卷积神经网络并行加速计算结构和引擎,采用有限精度运算实现网络参数,使其数字量减少了75%,显着降低了计算和存储开销;最后基于MPSoCFPGA处理器实现了飞机目标检测的原型演示验证系统。实验结果表明,文章提出的遥感图像目标检测系统方案的目标检测精度可达92%以上;与基于嵌入式CPU、CPU、GPU的方案相比,单帧图像推理时间从100s、1 000ms、100ms缩短至10ms级,可以满足遥感图像目标检测实时处理要求,具有一定的工程应用价值。
王海淼[2]（2021）在《基于FPGA的实时FFT分析方法研究》文中认为快速傅里叶变换（Fast Fourier Transform,FFT）对离散傅里叶变换（Discrete Fourier Transform,DFT）的高效、快速实现,推动了数字信号处理技术的发展。随着高频信号的发展,对不同信号高速采样得到更精确的分析结果成为人们关注的重点。因此,采样点数涵盖一定范围的大点数FFT分析,在嵌入式边缘计算的高实时应用场景中受到广泛关注。尽管FFT降低了DFT的计算复杂度,但大点数FFT处理数据量大,计算步骤多,以大量相同的复数乘加法为基础单元的FFT算法难以在顺序处理的通用处理器充分地展开计算,计算效率低、计算处理时延长,影响了信号分析的实时性。鉴于此,本文针对大点数FFT在嵌入式边缘端的实时处理开展研究工作,提出一种基于现场可编程门阵列（Field Programmable Gate Array,FPGA）的定制化FFT计算加速单元设计方法。首先针对嵌入式大数据流应用场景设计了可配置蝶形运算级数的流水线FFT计算结构,在此基础上,采用坐标旋转数字计算（Coordinate Rotation Digital Computer,CORDIC）和逐级调整位宽的方法对FFT存储资源进行优化,并在设计的FFT实时处理平台进行验证。具体研究内容如下:（1）针对涵盖大点数处理的点数可变FFT难以在通用处理器实时处理的问题,设计基于FPGA的可配置蝶形运算级数的流水线FFT计算结构。该结构结合FFT计算的特点,采用反馈延时的方式,对输入数据进行流水线处理,利用时间并行的计算方式,提升FFT的计算效率。同时,通过增加或减少蝶形运算级数改变FFT的计算点数,提高了适应不同FFT计算点数应用场景的灵活性。实验结果表明,该结构可以实现可变点数的FFT实时处理且计算结果正确。（2）针对FPGA内有限片上存储部署大点数FFT造成资源紧张的问题,设计旋转因子自生成的数据位宽可变蝶形运算结构,进行资源优化。结合CORDIC算法和旋转因子的对称性,通过实时计算旋转因子来减少因大量存储旋转因子导致的存储资源消耗;结合流水线FFT计算结构的特点,逐级调整数据位宽,减少FFT处理所需的计算和存储资源。实验结果表明,利用CORDIC算法实时计算旋转因子和逐级调整数据位宽的方法可以在保证计算精度的前提下,有效降低FFT存储资源消耗。（3）针对大点数FFT实时处理在边缘端部署中数据传输与计算任务调度的应用需求,采用异构So C架构处理器构建FFT实时处理系统。根据FFT实时处理过程中数据传输、缓存、计算等实际需求进行硬件平台设计,并基于此进行相应的固件和软件设计,以完成FFT实时处理的工作流程,最后对本文设计的FFT实时处理系统进行验证,测试结果表明,本文构建的FFT实时处理系统在4.18W功耗下实现了16k点FFT计算耗时189.572μs的实时处理。
李蓬勃[3]（2019）在《基于DDS的高速任意信号发生器设计》文中进行了进一步梳理随着科学技术的飞速发展,许多领域对被测信号的特性提出了新的要求。研发高性能的信号发生器已成为各国竞争的热点。目前高性能的信号发生器普遍存在价格昂贵、结构复杂、后期难以维护等问题。针对这些缺陷,设计人员利用不同方式进行改进和优化。本文采用现场可编程门阵列（FPGA）技术和MATLAB软件设计了一款基于直接数字合成技术（DDS）的高速任意信号发生器。本设计依托企业实际需求对信号发生器结构、信号测量方式以及结果分析进行大量研究和实验。结果表明,该信号发生器具有高转换率、高传输速率、低延迟及可产生任意信号的特性。主要工作内容如下:（1）根据信号发生器的技术现状并结合成本因素,提出了一种利用FPGA技术和MATLAB软件相结合的实现方案。本设计采用系统时钟为100MHz,高速DAC可实现转换速率达50MSPS。该信号发生器频率分辨率为23.28mHz,使用七阶巴特沃斯滤波器截至频率为40MHz。利用5KΩ的电位器和2片145MHz带宽运算放大器,实现可调电压范围OVpp～1OVpp。可输出正弦波、方波、三角波和锯齿波等常规波形,最高频率390KHz,波形失真率小于1.5%。可输出参数可控的模拟调制波和数字调制波。（2）采用USB3.0+FPGA+DAC的硬件设计架构。USB3.0接口用于传输MATLAB产生的数据信息至FPGA硬件系统中,其最高传输速率可达5Gb/s。USB3.0控制芯片与FPGA数据传输速率可达3200Mb/s。FPGA芯片用于实现硬件驱动和数据处理功能,包括了 USB3.0通信模块、DDS模块、高速DAC驱动模块以及数据读写控制模块。（3）利用MATLAB软件产生各种信号类型并配置与FPGA的串口通信。其自带的通信工具箱函数可实现多种类型信号。（4）利用示波器观测目标信号的波形,测量信号参数。分析不同采样点下的波形失真度,判断产生信号的波形质量,确定最小采样点。本文设计的高速信号发生器具有体积小、重量轻、易于维护等优点。既可用于电子仪器测试和检修,又可作为教学仪器提供特定信号,具有较高的使用价值。
水璇璇[4]（2017）在《基于FPGA的CPR1000压水堆保护子系统开发及其验证与确认》文中认为现有的核安全级仪控（I&C）系统主要采用基于微处理器的技术方案。与之相比,现场可编程控制门阵列（FPGA）虽有较多优势,但尚未得到广泛应用。当前国际上已发布了一些标准和技术导则来指导基于FPGA的核电I&C系统的开发及其验证与确认（V&V）,但目前尚无被核能业界普遍认可的标准或监管导则。为了达到高可信度,确保基于FPGA的核安全级I&C系统可靠性,必须有可操作的标准,便于开发的生命周期过程,以及合乎许可要求的V&V体系。为研究基于FPGA的核安全级I&C系统开发周期各阶段的V&V活动和实施方法,本文以CPR1000反应堆保护系统为研究对象。结合现有国际标准,本文给出了适用于基于FPGA的核安全级I&C系统的开发生命周期与V&V方法。根据此方法,开发了基于FPGA的CPR1000反应堆保护系统的三个保护通道（超温度△T保护、超功率△T保护、一次冷却剂流量低保护）。在开发生命周期的各阶段开展了 V&V活动,采用具有良好可操作性和可信度的测试技术确保V&V各阶段测试结果的正确性和完整性。在实现阶段,采用基于通用验证方法学（UVM）的测试平台和第三方仿真工具,确保软件模块与集成的硬件描述语言（HDL）代码获得100%的代码覆盖率和功能覆盖率。在集成阶段,开发了基于LabView的测试平台进行系统集成测试。在验收阶段,借助CPR1000核电厂原理模拟机在LabView环境下搭建测试平台,开展系统验收测试。本研究得出以下三点结论:第一,在兼顾FPGA的软硬件双重特性的情况下,现有的软件V&V方法和体系适用于基于FPGA的核电I&C系统的V&V活动;第二,采用UVM和第三方仿真工具,能够高效地发掘寄存器传输级（RTL）模型的漏洞,并最终达到100%的测试覆盖率;第三,借助CPR1000核电厂原理模拟机对待测FPGA系统进行系统验收测试,能够直观、高效、准确地发现系统设计错误和缺陷,为V&V和许可提供有力、可信的证据。本论文的研究结果可为基于FPGA的核电数字化I&C系统的开发、V&V和许可提供了理论和技术参考。
杨晟[5]（2017）在《面向Massive MIMO系统的宽带信号处理关键技术研究》文中提出Massive MIMO系统相对于现有通信系统采用更多的辐射单元,在高频段实现更有优势,可以大大提高系统容量和提供灵活组网,是TD-LTE Advanced和5G通信的关键技术。为了获得更高的空间增益和更好的系统性能,就要求增加射频通道数、载波带宽和馈线网络规模,这对Massive MIMO的系统架构、算法设计、系统实现都提出了更高的要求。针对上述问题,本文提出了一种针对大规模天线阵列模块化的互易性、相干性校正技术,在此基础上设计了应用于Massive MIMO系统的宽带信号处理模型,并给出数字波束形成降低复杂度的关键方法,最终在基于FPGA的硬件系统中设计和实现。本文研究的主要内容有:（1）针对宽带Massive MIMO阵列的校正问题,提出一种低成本、高灵活性的大规模天线模块化校正方案。在模块内、模块间校正时,各个校正模块可同时完成校正步骤,测量时间开销小,所需的时间开销不随阵列规模扩大而增长。校正模块间的连接只与相邻校正模块有关,在对天线阵列规模扩展时,只需在相邻模块间串联接入扩展模块,对整体结构变动较小,易于阵列的扩展。该校正方案以一个校正模块为一个基本单元,各个校正模块间工作模式、校正机制均相同,适用于标准化、模块化的生产制造,降低了生产成本开销。（2）针对Massive MIMO系统海量数据处理需求,从宽带信号处理的角度研究数字波束形成（DBF）,提出应用于Massive MIMO系统的宽带信号处理模型,并给出宽带DBF降低复杂度的优化算法。该算法通过有限冲激响应数字滤波器实现宽带多通道DBF算法,在复频域采用半定规划方法求取滤波器系数,大大降低了宽带DBF算法复杂度。通过仿真验证,相较于窄带DBF算法,本文提出的宽带DBF算法能够将6d B主瓣带内波动限制在1d B以下,波束合成性能显着提高。（3）设计并实现了适合于Massive MIMO阵列的宽带多波束DBF处理系统。在Matlab平台下开发应用程序,通过配置不同载波、带宽、通道数参数,自动获取各个应用场景下宽带DBF算法实现所需的滤波器系数。在Xilinx公司Virtex-5系列现场可编程门阵列（FPGA）开发平台上,实现多波束DBF处理系统,具有高并行性、波束可在线配置的特点。在FPGA上实现波束处理核心模块时,采用快速傅立叶变换替代时域滤波,将FPGA资源开销与滤波器阶数解耦,很好的满足了Massive MIMO阵列的高带宽、多通道、多波束、实时处理的需求。
白瑞青,宋鑫霞,赵岳楼,郑小燕[6]（2015）在《基于现场可编程门阵列的通用化PCM编码器》文中研究说明针对目前弹载遥测系统对PCM编码器提出的通用化应用需求,提出了一种基于现场可编程门阵列的通用化PCM编码器;该方法以软件为主的信号处理方式代替硬件处理,采用Verilog HDL语言和模块化的设计思想将编码器的各功能模块集成在单片FPGA中,通过功能模块的积木式组合和参数配置实现了对被测弹箭系统的采集编码;仿真测试结果表明该编码器满足绝大多数弹箭遥测系统的参数测试要求,在弹箭遥测系统中飞行试验结果表明该编码器在全弹道飞行过程中工作稳定可靠,该编码器实现了通用化的要求。
白瑞青,宋军,宋鑫霞,郑小燕,康茜[7]（2015）在《基于现场可编程门阵列的弹载遥测记忆重发器》文中指出针对弹载遥测设备处于飞行黑障区时各种干扰因素造成的遥测信息短时中断、数据丢帧的问题,提出了基于现场可编程门阵列的弹载遥测记忆重发器。以软件处理方式代替硬件处理,在不增加弹载遥测系统硬件电路的基础上,利用弹载遥测编码器中现有的现场可编程门阵列（FPGA）芯片将弹载遥测记忆重发器设计为编码器中的一个软件模块,该模块集数据存储、延迟发送功能于一体。仿真结果标明:基于FPGA的弹载遥测记忆重发器,在不改变硬件情况下通过软件在线配置即可实现记忆重发方式和重发时间的灵活编程,可以满足不同的测试要求。飞行试验结果表明:该记忆重发器解决了无控火箭弹遥测系统处于黑障区时的遥测数据可靠接收问题,工作性能可靠,可直接推广应用到其他弹载遥测系统测试中。
李松[8]（2014）在《嵌入式运动控制器精简总线技术研发》文中进行了进一步梳理基于总线的嵌入式运动控制器具有硬件可扩展、系统稳定性好、解决方案廉价的优点，在工业场合得到比较多的应用。本文针对现有工业总线协议功能过于齐全、设计复杂、资源消耗量大的特点，设计了一种专用于嵌入式运动控制器的精简型总线协议，根据总线协议的需求，实现了总线协议的在线静态配置技术和总线协议周期性任务实时技术。论文的主要研究内容有：设计了一种基于485的精简型现场总线协议，采用有限状态机的方法设计协议主站与从站的交互方式，使用SCHEDFIFO调度算法轮询地与实时性从站建立通信进程，使用SCHEDDYNAMICPRI调度算法有区别地、合理地与非实时从站建立通信进程。为了降低总线的误码率，本文分别在物理层与协议层设计了多种抗干扰措施，有效降低了总线的出错概率。针对485总线协议周期性通信任务的实时性要求，本文分析Linux/Xenomai实现实时的原理，在Linux2.6.33内核基础上，构建了Xenomai实时微内核。在内核态下实现了485总线周期性通信数据的实时写入。根据485总线协议的精简性需求，本文开发了一种总线协议在线静态配置技术——AS主动串行在线静态配置技术。设计了AS设备硬件原理，对AS设备的高速信号进行信号完整性分析；设计了基于Linux的AS设备设备驱动程序、和应用程序，完成了U盘插入自动更新的功能。本文以基于ARM的嵌入式运动控制器为硬件平台，测试了485总线的实时性、误码率、Linux/Xenomai对协议周期性通信任务的实时性支持、485总线协议在线静态配置功能。
李国仁,曾兵,杜垚垚,魏龙,李晓辉,丰宝桐,胡婷婷,魏书军[9]（2013）在《PET系统中基于CPCI总线配置FPGA的设计与实现》文中进行了进一步梳理针对PET核电子学系统工作在辐射环境中,而且常常需要根据不同工作模式更换FPGA程序的问题,提出一种利用计算机和控制芯片,并基于CPCI总线来实现FPGA在线配置的系统。设计中以Xilinx公司的Spartan3AN系列FPGA为控制芯片,结合常用的配置模式,从硬件到软件,给出了该系统的具体设计。实践表明此方法易于实现,成本较低,不仅改善了系统的工作性能,而且极大地提高了系统硬件功能的灵活性。
王惠中,孙晨宇[10]（2013）在《双核超高压线路微机保护装置的研究》文中提出针对长期以来基于小波分析的行波保护原理难以在微机保护中实现的问题,提出了基于FPGA+ARM的新型微机保护架构。该组合架构充分利用ARM强大的事务处理能力,完成具有保护判别、通信以及人机对话功能的多任务调度;同时利用现场可编程门阵列（FPGA）可以实现高速并行计算的特点,完成复杂的实时小波分析。试验证明,这种方案可以很好地实现微机行波保护,从而为输电线路超高速保护提供了解决方案。
二、用CPU实现现场可编程门阵列在线配置技术（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、用CPU实现现场可编程门阵列在线配置技术（论文提纲范文）
（1）基于MPSoC的遥感图像目标检测算法硬件加速研究（论文提纲范文）
| 0 引言 |
| 1 遥感图像目标检测算法 |
| 2 深度卷积网络FPGA硬件加速 |
| 2.1 深度卷积网络模型及结构特点 |
| 2.2 网络参数的有限精度实现 |
| 2.2 卷积模块并行加速计算结构设计 |
| 2.3 顶层架构设计 |
| 3 遥感图像目标实时检测系统 |
| 3.1 系统方案 |
| 3.2 计算任务优化 |
| 3.3 自定义操作系统构建 |
| 3.4 目标检测应用软件设计 |
| 4 实验验证与分析 |
| 4.1 系统测试 |
| 4.2 硬件加速性能分析 |
| 5 结束语 |
（2）基于FPGA的实时FFT分析方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景及研究的目的和意义 |
| 1.2 国内外相关技术研究现状 |
| 1.2.1 FFT算法发展现状 |
| 1.2.2 FFT高性能嵌入式计算研究现状 |
| 1.2.3 基于FPGA的 FFT计算结构及资源优化方法研究现状 |
| 1.2.4 研究现状总结 |
| 1.3 本文的研究内容与结构 |
| 第2章 可配置蝶形运算级数的流水线FFT结构 |
| 2.1 引言 |
| 2.2 FFT算法及流水线计算结构基本原理 |
| 2.2.1 FFT算法的基本原理 |
| 2.2.2 基2 单路延时反馈流水线计算结构基本原理 |
| 2.3 可配置蝶形运算级数的流水线FFT结构设计 |
| 2.3.1 16k点基2 单路延时反馈结构设计 |
| 2.3.2 FFT计算点数可变结构设计 |
| 2.4 可配置蝶形运算级数的流水线FFT计算结构实验验证 |
| 2.4.1 实验设定与评价指标 |
| 2.4.2 实验结果及分析 |
| 2.5 本章小结 |
| 第3章 基于CORDIC算法的可变位宽FFT优化方法 |
| 3.1 引言 |
| 3.2 基于CORDIC算法的旋转因子设计 |
| 3.2.1 CORDIC算法原理 |
| 3.2.2 基于CORDIC算法的旋转因子生成模块设计 |
| 3.3 基于位宽可变的FFT计算结构缓存优化设计 |
| 3.3.1 数据表示格式 |
| 3.3.2 基于延时深度逐级调整位宽的FFT缓存优化设计 |
| 3.4 基于CORDIC算法的可变位宽FFT对比实验 |
| 3.4.1 实验数据来源及实验环境 |
| 3.4.2 实验设计方案 |
| 3.4.3 实验评价指标 |
| 3.4.4 实验结果及分析 |
| 3.5 本章小结 |
| 第4章 基于异构SoC的 FFT实时处理平台设计 |
| 4.1 引言 |
| 4.2 FFT实时处理硬件设计 |
| 4.2.1 硬件总体设计方案 |
| 4.2.2 高性能处理单元 |
| 4.2.3 数据通信接口 |
| 4.2.4 数据缓存单元 |
| 4.2.5 电源供电单元 |
| 4.3 FFT实时处理固件及软件设计 |
| 4.3.1 总体设计方案 |
| 4.3.2 数据通信模块设计 |
| 4.3.3 FFT计算通路设计 |
| 4.4 FFT实时处理实验验证 |
| 4.4.1 实验环境搭建 |
| 4.4.2 大点数FFT实时处理性能测试 |
| 4.5 本章小结 |
| 结论 |
| 参考文献 |
| 附录 大点数FFT实时处理平台实物图 |
| 攻读硕士学位期间发表的论文及其它成果 |
| 致谢 |
（3）基于DDS的高速任意信号发生器设计（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 引言 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 信号发生器研究现状 |
| 1.2.2 USB接口发展现状 |
| 1.3 论文主要研究及技术指标 |
| 1.3.1 研究目标及内容 |
| 1.3.2 设计指标 |
| 1.4 论文章节安排 |
| 2 系统基础理论 |
| 2.1 直接频率合成技术概述 |
| 2.1.1 直接频率合成技术 |
| 2.1.2 直接频率合成技术原理和结构 |
| 2.1.3 直接频率合成技术特点 |
| 2.2 现场可编程门阵列技术概述 |
| 2.2.1 现场可编程门阵列简介 |
| 2.2.2 现场可编程门阵列原理与应用 |
| 2.2.3 Inter FPGA开发 |
| 2.2.4 FPGA应用 |
| 2.3 通用串行总线概述 |
| 2.3.1 USB3.0总线 |
| 2.3.2 USB3.0传输要素 |
| 2.3.3 USB3.0通信原理 |
| 2.3.4 USB3.0技术特点及结构 |
| 2.4 数字调制技术概述 |
| 2.4.1 幅度键控 |
| 2.4.2 频移键控 |
| 2.4.3 相移键控 |
| 2.4.4 正交振幅键控 |
| 2.4.5 MATLAB介绍 |
| 2.5 本章小结 |
| 3 高速信号发生器电路设计 |
| 3.1 高速任意信号发生器架构设计 |
| 3.2 主要功能芯片选型 |
| 3.2.1 FPGA器件型号EP4CE22F17C8 |
| 3.2.2 USB3.0接口芯片CYUSB3014 |
| 3.2.3 高速D/A芯片AD9708 |
| 3.3 系统功能模块电路 |
| 3.3.1 FPGA单元电路设计 |
| 3.3.2 高速D/A转换单元电路设计 |
| 3.3.3 USB3.0控制器FX3电路设计 |
| 3.3.4 低通滤波电路设计 |
| 3.3.5 放大器电路设计 |
| 3.3.6 电源供电设计 |
| 3.4 本章小结 |
| 4 高速信号发生器FPGA逻辑设计 |
| 4.1 USB控制逻辑电路设计 |
| 4.1.1 SlaveFIFO控制读写逻辑 |
| 4.1.2 同步写入异步读取RAM配置 |
| 4.1.3 读写RAM时钟设计 |
| 4.2 数据传输通信协议设计 |
| 4.3 DDS逻辑电路设计 |
| 4.3.1 地址累加器设计 |
| 4.3.2 波形数据存储区设计 |
| 4.3.3 RAM存储器读写时序设计 |
| 4.3.4 DAC驱动设计 |
| 4.4 本章小结 |
| 5 高速信号发生器软件实现 |
| 5.1 高速信号发生器系统软件总体结构 |
| 5.2 MATLAB波形程序设计 |
| 5.2.1 常规信号设计 |
| 5.2.2 数字调制实现 |
| 5.2.3 模拟调制实现 |
| 5.2.4 MATLAB GUI设计 |
| 5.3 USB固件程序设计 |
| 5.3.1 USB3.0固件开发介绍 |
| 5.3.2 GPIF接口设计 |
| 5.3.3 SlaveFIFO模式固件程序设计 |
| 5.4 本章小结 |
| 6 系统测试 |
| 6.1 系统测试平台 |
| 6.2 设计指标检测 |
| 6.3 本章小结 |
| 7 总结 |
| 参考文献 |
| 作者简历及攻读硕士/博士学位期间取得的研究成果 |
| 学位论文数据集 |
（4）基于FPGA的CPR1000压水堆保护子系统开发及其验证与确认（论文提纲范文）
| 摘要 Abstract 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国际标准与导则 |
| 1.3 论文结构 第2章 FPGA开发生命周期与V&V体系 |
| 2.1 FPGA技术 |
| 2.1.1 电子技术 |
| 2.1.2 FPGA基本结构 |
| 2.1.3 FPGA技术分类 |
| 2.2 V&V与FPGA生命周期过程 |
| 2.2.1 V&V与生命周期过程的关系 |
| 2.2.2 FPGA系统V&V生命周期活动 |
| 2.2.3 FPGA应用的开发和验证过程 |
| 2.3 小结 第3章 系统开发与V&V |
| 3.1 反应堆保护子系统 |
| 3.1.1 超温度AT保护 |
| 3.1.2 超功率AT保护 |
| 3.1.3 一次冷却剂流量低保护 |
| 3.2 需求阶段 |
| 3.2.1 开发和V&V活动 |
| 3.2.2 系统需求规格书 |
| 3.2.3 SRS和HRS |
| 3.3 设计阶段 |
| 3.3.1 开发和V&V活动 |
| 3.3.2 系统设计 |
| 3.3.3 软件架构设计 |
| 3.3.4 软件详细设计 |
| 3.3.5 硬件架构设计 |
| 3.3.6 硬件详细设计 |
| 3.3.7 软件测试计划 |
| 3.3.8 硬件测试计划 |
| 3.4 实现阶段 |
| 3.4.1 开发与V&V活动 |
| 3.4.2 HDL代码规范 |
| 3.4.3 代码列表 |
| 3.4.4 软件组件测试 |
| 3.5 集成阶段 |
| 3.5.1 开发与V&V活动 |
| 3.5.2 软件集成 |
| 3.5.3 软件集成测试 |
| 3.5.4 硬件集成 |
| 3.5.5 硬件集成测试 |
| 3.5.6 系统集成 |
| 3.5.7 系统集成测试 |
| 3.6 验收确认阶段 |
| 3.6.1 V&V活动 |
| 3.6.2 系统验收测试 |
| 3.7 小结 第4章 总结与展望 |
| 4.1 工作总结 |
| 4.2 问题总结与工作展望 第5章 缩略语 参考文献 致谢 |
（5）面向Massive MIMO系统的宽带信号处理关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 选题的目的和意义 |
| 1.2 Massive MIMO关键技术的研究现状和发展趋势 |
| 1.3 本文章节安排 |
| 第二章 Massive MIMO系统中的数字信号处理技术 |
| 2.1 阵列校正技术 |
| 2.1.1 互易性校正模型 |
| 2.1.2 常用阵列校正方式 |
| 2.1.3 不同校正方式总结 |
| 2.2 窄带数字波束形成技术 |
| 2.2.1 阵列模型介绍 |
| 2.2.2 窄带数字波束形成原理 |
| 2.2.3 窄带数字波束形成器 |
| 2.3 宽带数字波束形成技术 |
| 2.3.1 数字波束形成的宽带效应 |
| 2.3.2 宽带数字波束形成器 |
| 2.4 本章小结 |
| 第三章 Massive MIMO系统的模块化校正方案设计 |
| 3.1 Massive MIMO阵列校正系统设计 |
| 3.2 Massive MIMO阵列模块化校正算法设计 |
| 3.2.1 校正算法概述 |
| 3.2.2 模块化互易性校正算法 |
| 3.2.3 模块化相干性校正算法 |
| 3.3 校正系统硬件设计 |
| 3.4 本章小结 |
| 第四章 Massive MIMO阵列的宽带DBF算法设计 |
| 4.1 设计需求分析 |
| 4.1.1 宽带大规模阵列的DBF算法性能指标 |
| 4.1.2 窄带/宽带DBF边界分析 |
| 4.2 宽带大规模阵列的DBF算法设计 |
| 4.2.1 波束加权系数最优化求解 |
| 4.2.2 FIR滤波器系数最优化求解 |
| 4.3 宽带大规模阵列的DBF算法优化 |
| 4.3.1 由中频信号处理转为基带信号处理 |
| 4.3.2 优化前后算法性能比较 |
| 4.4 宽带大规模阵列的DBF算法仿真 |
| 4.4.1 宽带DBF算法性能仿真 |
| 4.4.2 ADC量化效应仿真 |
| 4.5 本章小结 |
| 第五章 宽带多波束DBF处理系统的设计与实现 |
| 5.1 宽带多波束DBF处理系统概述 |
| 5.2 宽带波束形成功能软件设计 |
| 5.2.1 UI界面设计 |
| 5.2.2 核心算法实现 |
| 5.2.3 影响算法性能的相关参数 |
| 5.3 宽带波束形成硬件实现方案 |
| 5.3.1 DBF处理板设计 |
| 5.3.2 宽带DBF算法的FPGA实现 |
| 5.3.3 波束形成方案技术分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文总结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间已发表或录用的论文 |
（6）基于现场可编程门阵列的通用化PCM编码器（论文提纲范文）
| 1 PCM编码器原理 |
| 1.1 PCM编码原理 |
| 1.2 PCM编码器的时分复用 |
| 2 基于现场可编程门阵列的通用化PCM编码器 |
| 2.1 基于现场可编程门阵列的通用化PCM编码器组成及功能 |
| 2.2 基于现场可编程门阵列的通用化PCM编码器的模块化参数设置 |
| 1)测试参数的种类和数量: |
| 2)帧格式: |
| 3)码速率: |
| 4)记忆重发: |
| 3 实验结果与分析 |
| 4 结论 |
（8）嵌入式运动控制器精简总线技术研发（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题来源、研究背景与意义 |
| 1.2 基于总线的嵌入式运动控制器 |
| 1.3 本课题的研究内容及章节安排 |
| 2 精简型现场总线技术 |
| 2.1 引言 |
| 2.2 总线协议设计 |
| 2.3 总线协议有限状态机 |
| 2.4 总线实时、非实时通信进程调度算法 |
| 2.5 总线抗干扰措施 |
| 2.6 本章小结 |
| 3 总线协议周期性任务实时响应技术 |
| 3.1 引言 |
| 3.2 485 总线协议周期性任务实时响应技术方案 |
| 3.3 LINUX/XENOMAI 实现硬实时的原理 |
| 3.4 构建 XENOMAI 实时微内核 |
| 3.5 LINUX/XENOMAI 下总线通信实时任务实现方式 |
| 3.6 应用层实时线程的创建方法 |
| 3.7 实时性性能优化 |
| 3.8 目标平台实时性能测试 |
| 3.9 本章小结 |
| 4 运动控制器总线协议在线静态配置技术 |
| 4.1 485 通信协议在线配置技术 |
| 4.2 485 协议在线配置的硬件设计 |
| 4.3 LINUX 下通信协议在线配置驱动设计 |
| 4.4 485 协议在线配置 APP（SRUNNER）设计与应用 |
| 4.5 本章小结 |
| 5 总线式嵌入式运动控制器性能测试 |
| 5.1 总线式嵌入式运动控制器性能测试实验设计 |
| 5.2 总线误码率、实时性性能测试结果 |
| 5.3 485 协议精简性验证 |
| 5.4 485 协议在线配置测试 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
| 附录 1（攻读学位期间发表论文目录） |
（9）PET系统中基于CPCI总线配置FPGA的设计与实现（论文提纲范文）
| 1 系统构成及工作原理 |
| 2 在线配置FPGA的模式选择 |
| 3 在线配置FPGA系统硬件设计 |
| 4 在线配置FPGA系统软件程序设计 |
| 5 在线测试与结果分析 |
| 6 结束语 |
（10）双核超高压线路微机保护装置的研究（论文提纲范文）
| 0 引言 |
| 1 超高压输电线路故障特征 |
| 2 行波保护原理 |
| 3 故障信号的小波分析 |
| 4 装置的硬件设计 |
| 4.1 信号调理 |
| 4.2 FPGA模块 |
| 4.3 ARM模块 |
| 4.4 FPGA与ARM模块通信 |
| 4.4.1 ARM与FPGA实时数据的通信 |
| 4.4.2 ARM在线配置FPGA |
| 5 系统软件设计 |
| 5.1 实时操作系统的引入 |
| 5.2 ARM主程序设计 |
| 5.3 FPGA模块程序设计 |
| 6 结束语 |
四、用CPU实现现场可编程门阵列在线配置技术（论文参考文献）
- [1]基于MPSoC的遥感图像目标检测算法硬件加速研究[J]. 李强,武文波,何明一. 航天返回与遥感, 2022(01)
- [2]基于FPGA的实时FFT分析方法研究[D]. 王海淼. 哈尔滨工业大学, 2021
- [3]基于DDS的高速任意信号发生器设计[D]. 李蓬勃. 北京交通大学, 2019(01)
- [4]基于FPGA的CPR1000压水堆保护子系统开发及其验证与确认[D]. 水璇璇. 厦门大学, 2017(06)
- [5]面向Massive MIMO系统的宽带信号处理关键技术研究[D]. 杨晟. 上海交通大学, 2017(02)
- [6]基于现场可编程门阵列的通用化PCM编码器[J]. 白瑞青,宋鑫霞,赵岳楼,郑小燕. 计算机测量与控制, 2015(05)
- [7]基于现场可编程门阵列的弹载遥测记忆重发器[J]. 白瑞青,宋军,宋鑫霞,郑小燕,康茜. 探测与控制学报, 2015(02)
- [8]嵌入式运动控制器精简总线技术研发[D]. 李松. 华中科技大学, 2014(04)
- [9]PET系统中基于CPCI总线配置FPGA的设计与实现[J]. 李国仁,曾兵,杜垚垚,魏龙,李晓辉,丰宝桐,胡婷婷,魏书军. 核电子学与探测技术, 2013(09)
- [10]双核超高压线路微机保护装置的研究[J]. 王惠中,孙晨宇. 自动化仪表, 2013(07)
标签：fpga论文; fft论文; 可编程逻辑控制器论文; 函数信号发生器论文; 实时系统论文;