一、基于DDS的任意波形发生器的研制（论文文献综述）
阚绍佑[1]（2021）在《嵌入式可编程扫频信号发生器模块研究》文中进行了进一步梳理随着5G的全球商用时代的到来,嵌入式技术的大规模应用,促使着电子测量仪器朝着智能化、小型化和模块化的方向发展,信号发生器作为最基本的电子仪器,在生产、科研、测控和通讯等领域中发挥着重要的作用。在嵌入式系统中,为了有效地测试系统的工作状况,这就要求系统中设计扫频信号发生器,而现有的信号发生器不能满足这种需求。为解决该问题,提出了一种基于Modbus标准的通讯协议,研制出了一款具有标准的通信接口的嵌入式可编程扫频信号发生器模块。节约了系统开发时间、开发成本,降低了开发人员的要求,主要研究内容如下:（1）研究直接数字频率合成（Direct Digital Synthesizer,DDS）信号输出频谱分布特征,明确了嵌入式可编程扫频信号发生器模块的指标需求。建立了DDS信号合成模型,对DDS信号合成方法进行建模分析,分析了滤波器对信号输出的影响,为滤波器的选择奠定了基础。（2）制定了标准化的通信协议,使系统具备良好的可拓展性和开放性。根据系统预期的性能指标,结合Modbus通信协议规范与系统参数设置的特点制定了通信协议。（3）实现了利用触控屏对系统参数进行设置。根据用户的使用习惯,基于EMWIN图形界面库,设计了人机交互界面,可在触控屏上对扫频信号发生器模式进行选择,对参数进行设定。（4）对设计的嵌入式可编程扫频信号发生器模块系统进行技术指标及性能测试。实验结果显示,利用制定的通信协议和标准的通信接口使模块很容易融入嵌入式系统中,且具有单频模式、扫频模式、FSK模式、BPSK模式和Chirp五种模式。能够输出正弦波和方波,正弦波最大输出频率为105MHz,输出的最大幅值为500m V,方波最大输出频率为10MHz,幅值为3.6V。相位噪声为-103.78d Bc/Hz,杂散水平为-54.19d Bc,频率稳定度达10-4。通过实验测试得出该款扫频信号发生器达到了预期指标,性能稳定,符合设计的功能要求。
王淋[2]（2021）在《用于光探测磁共振的FPGA技术研究》文中研究指明自旋磁共振技术可以快速、准确、无损的获得物质的组成和结构上的信息,是当代科学中最为重要的物质探索技术之一。磁共振技术包括核磁共振和电子顺磁共振,其经过几十年的发展,已经形成了一套成熟的系统。近年来,一种新兴的基于金刚石氮-空位色心的室温光探测磁共振技术得到了快速发展。氮-空位色心是金刚石中的一种点缺陷。该缺陷在室温条件下,可以实现自旋状态的光极化和光读出,是室温量子计算以及量子精密测量的优良载体。当前要开展基于金刚石氮-空位色心的光探测磁共振研究,需要依靠自主搭建的实验平台。其中的电子学系统,是实验装置与上位机沟通的桥梁,负责信号的产生、时序的操控、实验结果的读出以及实时数据处理等,扮演着至关重要的角色。早期的电子学系统主要依靠分立的商用设备搭建而成,使得我们的前沿科学和技术研究受限于国外仪器设备。因此自主研制多功能高性能的电子学系统势在必行。由于实验需求的复杂性和多变性,自研电子学系统不仅需要高性能指标和丰富灵活的数字逻辑功能,还需要低成本、高效的开发及优化能力,以应对实验系统的不断改进和需求更新。现场可编程门阵列（Field-Programmable Gate Array,FPGA）是 20 世纪 80 年代发展起来的一种高密度可编程逻辑器件,其具有丰富的数字逻辑资源,能够实现各种数字逻辑功能,具备重复编程能力,设计灵活,是一个优秀的数字功能设计及研究平台。以FPGA为核心设计的电子学系统,能够在实现多功能的前提下,配合高性能外围电路实现灵活性的实验电子学系统设计,并大大节省设计和开发成本。本论文基于FPGA,针对光探测磁共振实验平台中电子学系统的特点,从电子学操控设备和读出设备两个方面出发,对任意波形发生器、任意序列发生器、数据采集卡、时间数字转换器以及计数器的基本原理、FPGA逻辑结构设计、实现方法等进行了详细介绍。然后结合具体的实验系统,对基于FPGA的集成化电子学设计方案进行介绍,展示了在实验中的应用。本文的主要内容,分为五个部分:1.第一章节,介绍了 NV色心、光探测磁共振以及FPGA的基本知识,阐述了使用FPGA进行光探测磁共振实验平台电子学技术研究的意义。2.第二章节,介绍了基于NV色心的光探测磁共振实验装置及其电子学需求。3.第三章节,研究了电子学操控系统:任意波形发生器和任意序列发生器的FPGA数字逻辑设计方法,基于自研的硬件板卡实现了完整的FPGA功能设计并应用于实验系统。创新性地完成了最短脉宽350 ps,分辨率12ps的序列发生器设计。4.第四章节,研究了电子学读出系统:数据采集卡、时间数字转换器和计数器等的FPGA数字逻辑设计方法,基于自研的硬件板卡实现了完整的FPGA功能设计并应用于实验系统。实现了等效码宽1.15 ps,单链测量精度3.5 ps,并带有温度实时修正功能的时间数字转换器。5.第五章节,介绍了集成化电子学的FPGA数字逻辑设计方法,并将其在实验系统中进行应用。
巩佳宁[3]（2021）在《低杂散任意波形发生器硬件电路设计》文中提出任意波形发生器（Arbitrary Waveform Generator,AWG）作为一类信号产生设备,可以生成多种标准波形信号及用户自定义波形信号,具有频率切换速度快、带宽较大等特点,因此在信号源中扮演着十分重要的角色。与射频信号源比,AWG输出信号无杂散动态范围（Spurious Free Dynamic Range,SFDR）指标较小,这成为制约任意波形发生器进一步应用的关键因素。本文调研了六款采样率低于2.5GSPS任意波形发生器的SFDR指标,得出在500MHz带宽内该指标均小于40d Bc。因此本文通过设计一款2GSPS采样率低杂散AWG,在500MHz带宽内使仪器SFDR指标大于50d Bc,具体工作内容如下:1.杂散信号分析。通过分析理想DDS（Direct Digital Synthesis,DDS）输出信号频谱,得出数模转换器（Digital to Analog Converter,DAC）保持特性会在输出信号频谱中添加镜像频率信号;通过分析实现DDS结构时所用器件参数与理想DDS结构参数之间的差距,推导出DDS技术中引入的相位截断误差和幅度量化误差与输出信号SFDR指标的关系;基于集成运放仿真模型得出AWG输出信号频率大于10MHz时,放大器非线性造成的谐波失真是影响SFDR指标的关键因素。2.低杂散AWG硬件电路设计。通过分析上述四种因素对低杂散AWG输出信号SFDR指标的影响,确定相位截断误差与幅度量化误差造成的杂散信号幅值过小,可以忽略不计,SFDR指标可以通过使用低通滤波器电路滤除输出频谱中的镜像频率信号和谐波频率信号的方法实现,并利用MATLAB软件仿真及硬件电路测试确认输出信号SFDR指标满足目标要求;基于“FPGA+DAC+存储器”结构,通过分析低杂散AWG功能指标和性能指标,完成仪器硬件电路设计。3.FPGA逻辑工程设计。基于PCIe总线实现上位机与PCB板卡之间的数据通信功能;基于数据传输模块解决了存储器非均匀传输至均匀传输的转换;基于数据发送接口模块实现了最大传输4GB波形数据至DAC芯片;基于AXI4-Lite总线,实现时钟芯片配置、信号调理电路控制及仪器状态信息回读等功能。测试结果表明:低杂散AWG输出信号能力不弱于电子科技大学某型号AWG、鼎阳科技SDG6052X及是德科技M9336A仪器,且输出信号SFDR指标优于上述三款仪器,具体为输出信号频率在300MHz以内时,仪器SFDR大于65d Bc;在300MHz至500MHz范围内时,仪器SFDR大于50d Bc。具有低杂散输出能力的AWG不仅能适用更多测试场景,也能提升包含AWG设备系统的整体性能。
赵若妤[4]（2021）在《一种双通道高采样率波形合成技术的设计实现》文中提出任意波形发生器为测试系统提供复杂的激励信号,可以根据用户的需求,定义或者生成一些较为复杂的信号源。任意波形合成技术是在生产任意波形发生器时要着重研究的核心技术。近年来,激励信号源在电子测量领域起到的作用越来越重要,对信号源质量的要求越来越高,需要的种类也越来越复杂,这就促使波形合成技术往高采样率、深存储的方向发展。本文基于直接数字波形合成技术的基本原理,以“FPGA+DDR3 SDRAM+DAC”为基本架构,FPGA芯片为数据处理的核心器件,设计了双通道波形合成模块,根据不同的用户需求,对从上位机接收到的波形数据进行大容量存储、高速读取合成和传输,主要研究内容如下:论文首先根据任意波形合成技术的原理,对波形合成技术、基于SGDMA机制的波形存储和波形读取模块、基于JESD204B协议的数模转换模块、时钟产生模块等重要功能模块进行了方案分析。基于DDWS技术,选取DDR3 SDRAM完成波形查找表的设计;根据6.4GSPS的技术指标要求,选用JESD204B接口DAC来完成高速数据传输和数模转换功能;根据JESD204B接口协议要求,设计时钟产生方案,搭建了满足两路6.4G/16bits传输需求的高速链路,实现了双通道DAC同步输出模拟波形的功能。根据文中提出的波形合成模块设计方案,完成了各个硬件模块的器件选型和电路设计;基于SGDMA技术完成了高速波形存储读取机制的设计,以及用于波形数据快速访问的描述符链表生成模块的设计,并进一步提供了软件界面用户可理解、可控制的SGDMA描述符链数据结构,从而实现了从软件端到信号生成端的波形数据连续、高速率的存取操作。文中,上述功能模块的设计工作在双通道数模转换电路板中进行了逻辑仿真与硬件实现,并在逻辑仿真验证之后对各功能模块功能进行了测试,以及对整机指标测试分析。测试结果表明,本文研究的双通道高采样率波形合成模块可以实现双通道、6.4GSPS采样率、存储深度2Gpts、最大输出频率1.6GHz的技术指标,输出信号质量满足指标要求。
褚一帆[5]（2020）在《10GSPS任意波形合成模块逻辑设计》文中研究指明任意波形发生器可以为待测系统提供复杂的激励信号。由于任意波形发生器产生的波形具有较高的频率分辨率和频率稳定性,而且可以根据用户的需要,定义一些较为复杂的序列波形,所以在电子测量领域发挥着十分重要的作用。近年来测试领域对激励信号源的要求越来越高,主要包括对频率带宽以及对波形复杂程度的要求都有显着提高,这就要求任意波形发生器需要相应的提高采样率和存储深度等重要指标。任意波形合成模块是任意波形发生器的核心,其中逻辑的设计完成了数据的缓存,读写控制和地址发生器的功能,对整个项目的功能和指标能否实现影响重大。针对上述问题,本文研究10GSPS任意波形合成模块逻辑设计的实现方法,主要内容如下:1、波形合成模块总体方案设计。基于项目10GSPS采样率和4GByte的存储深度的要求,选择合适的DAC和波形存储器DDR3 SDRAM,并配合完成对应的逻辑设计。针对选用DDR3 SDRAM作为波形存储器带来的不均匀数据流的问题,在数据处理模块使用异步FIFO实现数据的缓存和数据率调节。针对波形数据的读写控制问题,在读写控制模块中,通过控制状态机的状态跳转,实现波形数据读写控制。针对复杂序列波中包含的重复波形段,会浪费存储空间的问题,设计了波形合成指令集,通过对指令的存储,读取,解析来完成对波形序列的重复输出,节约存储空间。2、模块设计与实现。具体分析了数据处理、读写控制、序列波合成三个模块需要实现的功能和重难点,通过Verilog HDL语言实现各个子模块的功能。3、测试和验证。搭建测试平台,验证任意波形发生器波形读写控制功能和序列波形输出的功能和输出波形的质量。测试验证与结果表明:设计的波形合成模块可以实现波形数据的读写控制和复杂序列波形的输出等功能,且波形质量满足项目指标要求。
朱海鹏[6]（2020）在《0～10GHz任意波形发生器关键技术研究》文中研究说明任意波形发生器（AWG）是能产生常用波形和用户自定义信号的通用信号源,广泛应用于测试测量领域。而高速无线通信、雷达等高频段的应用场景,都对AWG输出信号的带宽和频率提出了严格的要求。本文针对输出频段0～10GHz范围的AWG进行方案设计,探讨了宽带和高频输出的关键技术。主流的AWG系统基于直接数字合成（DDS）技术研制,整体可以分为波形发生和数模转换两阶段。DDS过程中相位截断、幅度量化和数模转换的非线性误差都会给系统引入杂散从而影响性能,要采取合理措施来减弱这些非理想因素。波形产生可以基于相位累加或者波形存储直读,本课题选用现场可编程门阵列（FPGA）通过板子自带的DDS软核和随机存储器（RAM）可以实现这两种信号发生方式。而数模转换器（DAC）的功能是将数字量的波形信号转换为模拟波形输出,其转换速率和动态性能直接影响AWG系统的输出信号质量。为了AWG输出频带和信号速率能满足设计标准,需要对DAC这一关键器件进行超高速定制化设计。本文在介绍DAC工作原理和性能指标的基础上,对不同类型和架构的DAC进行分析总结,采用了适合超高速应用的10位分段式电流舵架构。10位DAC的数字编码方式为高4位采用随机温度计译码,低6位采用二进制码。本课题对DAC的电流源开关单元模块进行创新设计,模块单元中实现多路内插功能从而提高DAC速率,并且通过具体电路和时序分析详细解释了新型DAC单元结构的工作原理。电流舵DAC的设计核心在于电流源和开关,本论文从理论分析和公式推导两方面说明电流源失配和开关切换时非理想效应对DAC动态性能的影响,并且应用gm/ID模拟设计方法进行晶体管参数选取和电路搭建。论文对DAC的电流源阵列布局、超高速时钟和数据同步、随机温度计译码、偏置电路、不同模式信号配置等各个关键模块的设计和仿真都进行了说明。本课题10位SMIC40nm工艺DAC数模混合电路的搭建基于Cadence平台,通过AMS仿真器和Virtuoso Layout工具完成电路仿真和版图布局。对DAC的建立时间、无杂散动态范围（SFDR）等关键性能指标进行仿真测试,DAC的建立时间为3.1ns,低频SFDR在50d B以上,整体频带SFDR性能达到预期。本课题FPGA和DAC组成AWG系统,FPGA部分先进行波形编辑和寻址读取,DAC再在时钟控制下将FPGA输入的数字采样信号转换为阶梯状波形输出。AWG实现输出正弦波、三角波和锯齿波的功能仿真,完成正弦波形的SFDR指标测试,最后对影响波形质量的非理想效应进行分析和改进。
伊思默[7]（2020）在《多功能模拟信号测试模块硬件设计与实现》文中认为随着电子测量仪器的快速发展,传统大型测试系统通常由多台单一功能的测试仪器组成,但由于数据交互速度慢、体积庞大、缺乏便携性和灵活性等缺点并不适用于现场快速测试与移动测试。本文针对传统电子测量仪器的功能单一、体积庞大、不能覆盖多种测试条件和测试环境等问题。定位当前电子测量仪器市场需求并对标国外主流型号的多功能小型化测试模块。设计了具备功能可重构、硬件可组态的多功能模拟信号测试模块。该模块为VXI单槽C尺寸模块,同时具备8通道的数字化仪、8通道频率计以及8通道任意波发生器,三种功能具备可重构的特性。不仅解决了多种功能联合测试、便携式测试、快速移动测试的需求,而且模块硬件可组态的设计理念在多个功能模块进行硬件组态后可大大提升电子测量仪器的测试范围以及测试能力。本文主要的研究内容包括:1、根据模块功能以及指标要求,采用小型化低功耗设计原则对多功能模拟信号测试模块的总体架构方案进行了设计。2、研究数字化仪、频率计、任意波发生器三种功能模块的解决方案,针对三种功能分别进行了硬件电路设计。最后提出了基于功能可重构、硬件可组态的设计思路,并对多功能模拟信号测试模块进行了功能可重构、硬件可组态化设计。3、研究基于DDR3的数据深存储逻辑实现细节。实现了采用简单用户逻辑接口对DDR3进行突发读写操作。设计了基于DDR3的高速数据采集实时存储功能。4、研究了高分辨率时钟分相频率测量方案,在FPGA内部实现了对信号进行1ns分辨率的测频、测周以及脉冲参数测量。5、研究任意波发生器数字逻辑实现方案。在FPGA内部实现了对外挂SSRAM存储器的直接频率合成,数字调制等功能。通过对以上内容的研究。本文设计了具备功能可重构、硬件可组态的8通道多功能模拟信号测试模块。在单一模块中实现了3种不同测量功能。使之能广泛的应用于某些极端复杂测试条件下的现场快速测试与移动测试。为多功能小型化集成测试系统打下了坚实的基础。
胡守峰[8]（2019）在《任意波形发生器中LXI接口的实现》文中研究说明测试测量领域中测试总线标准在扮演着重要的角色,推动着测试系统的发展。LXI（LAN eXtension for instrumentation）是一种基于以太网的模块化测试平台标准,是GPIB、VXI和PXI之后的新一代测试总线标准。LXI标准充分地运用局域网的优势,将测试系统从实验室扩展到接入互联网的任何地方。信号源作为电子测量中的基础通用设备,广泛应用于各类测试,具有LXI接口功能的信号源无疑对组成自动测试系统取到很重要的作用。本文首先介绍了LXI协议,根据该规范和任意波形发生器的硬件平台资源,选择了通过外接以太网物理层芯片和移植轻量级TCP/IP协议栈LwIP的方案来实现网络接口。在此基础上,讨论了对任意波形发生器硬件进行了升级以适应LXI接口的硬件资源要求,并给出了硬件电路设计,包括FPGA电路、DAC电路、波形输出通道及LAN接口电路。论文最后,阐述了轻量级协议栈LwIP的移植方法、LAN配置方式和基于mDNS的网络发现机制,探讨了内嵌Web服务器、内置网页及SCPI指令集的设计思想与实现方法。论文的主要研究工作如下:（1）升级设计了任意波形发生器的控制单元,以满足LXI协议所需硬件资源要求。原来任意波形发生器主控MCU在速度、内存和片上存储上均不能满足LXI协议扩展要求,且无以太网接口控制器,升级设计在基本不增加成本的情况下,选用了自带以太网控制器的STM32F429ZGT6MCU,其处理速度和内存提高了两倍、且片上资源也扩大一倍,可满足TCP协议栈和LXI协议的硬件要求。（2）在低成本的硬件资源上,移植了轻量级协议栈LwIP、实现了LXI协议的基本功能。LXI需要TCP/IP的各种协议支撑,由于TCP/IP协议的复杂性,往往在低端嵌入式平台上难以实现。本方案移植了轻量级协议栈LwIP完成了LXI协议所需的网络协议裁剪,实现LXI协议的基本功能,包括三种LAN配置模式、基于mDNS的发现机制、内嵌Web服务器和内置网页的设计。（3）设计了标准化SCPI指令集并完成了命令解析,实现了任意波形发生器的远程控制。LXI协议支持统一、兼容的驱动程序和控制命令,本文根据任意波形发生器的功能特点,设计了 SCPI远程控制命令,并采用遍历二叉树的方式对命令进行解析,实现了用标准的仪器控制语言远程控制任意波形发生器的功能。经过测试,本文设计的LXI任意波形发生器符合LXI协议规范1.5版本的内容,实现了C类仪器的基本功能,可通过LXI仪器发现工具搜索到设备并通过浏览器访问设备的基本信息,且能够通过符合LXI标准的软件来对设备进行远程控制。任意波形发生器的采样率为200MSa/s,垂直分辨为14位,最大输出正弦波频率为60MHz,可实现任意波形输出。
崔嘉丰[9]（2019）在《原子重力仪中拉曼光频率和倾角相关系统误差研究》文中研究表明高精度绝对重力测量在惯性导航、资源勘探、基础物理研究等方面有着重要应用,而原子干涉重力仪是实现高精度绝对重力测量的重要手段之一。为更好地满足绝对重力实地测量和比对研究需求,目前原子干涉重力仪正在从实验室研究阶段逐步向移动式、小型化发展。引力中心前期在实验室环境下的原子干涉重力仪已经取得突破,本人博士课题是在此基础上开展可移动原子干涉重力仪（TAG）的研制,主要进行了以下三个方面工作:1、可移动原子干涉重力仪电路系统的优化设计和研制。针对原子干涉重力仪可移动需求,自主研制和测试了所需的电压源、电流源、光功率反馈等电路单元,并结合定制的射频、微波器件实现了整个电路系统的小型化、模块化。在此过程中,提出并实现了一种微波回泵辅助原子末态探测方法。2、Raman光频率相关系统误差评估。在实现稳频锁相的基础上,对Raman光频率链中10MHz频率基准、信号源扫频非线性和锁相环非线性效应等引起的系统误差进行了评估。提出并实现了一种利用原子干涉重力仪本身对10MHz频率基准实地校准的方案,从而将对应系统误差评估到0.1μGal水平。3、Raman光倾角相关系统误差评估。地球自转会引入Coriolis效应,采用转动Raman光方向方案补偿并评估了该Coriolis效应对原子干涉重力仪测量的影响;另一方面,Raman光方向偏离垂直方向是一项重要的系统误差源,提出并研制了一套快速测量Raman光倾角的光学系统,最终将Raman光倾角相关的这两项系统误差评估到了μGal水平。在以上工作基础上,本人博士期间参与研制的可移动原子干涉重力仪灵敏度达到了43μGal/Hz1/2,测量不确定度达到了3μGal水平,并顺利参加了第十届绝对重力仪国际比对,仪器的稳定性和准确度都经受住了考验。本人博士期间的工作为原子干涉重力仪走出实验室开展重力测量奠定了基础。
潘志文[10]（2019）在《4GSPS任意波形发生器通道电路设计》文中研究表明任意波形发生器在军用和民用测试领域具有不可替代的作用,模拟通道位于任意波形发生器主信号通路上的最末级,其性能决定着任意波形发生器的输出波形指标的好坏,因此,研究任意波形发生器模拟通道的实现对于任意波形发生器指标提升有重要意义。本文所研究内容隶属于“4GSPS任意波形发生器”项目,以项目指标要求为实现目标,主要做了以下工作:1、介绍并分析了本文项目所采用的波形合成技术也即DDWS技术的原理,针对波形合成模块输出信号的特征,结合本文项目输出信号指标,设计了符合要求的电路方案。2、针对提出的电路方案逐一进行硬件实现,主要有:针对直流耦合通道滤波要求进行了600MHz带宽椭圆LC滤波器设计;利用?衰和运放搭建直流耦合通道和直接DAC通道的幅度调理电路;以DAC和运放为核心的偏移控制电路设计,实现了-1.5V+1.5V加偏范围和4位数字加偏精度指标;以射频放大器、运放和数字步进衰减器为核心的交流耦合通道幅度调理电路设计等。在完成各电路设计后,借助ADS和Pspice A/D等软件完成了验证。3、为模拟通道和上位机的控制通信设计了一套以FPGA为核心的控制方案,使得上位机可以实时对模拟通道的输出性能进行程控;在电路设计实现均完成后,分析了参数校正的原理并对模拟通道输出的幅度和偏移指标进行了校正。搭建完备的测试平台,对本文项目所要实现的指标进行了详尽的测试,并在文中列出了部分结果。最终本文为“4GSPS任意波形发生器”实现了模拟通道电路模块,具有直流耦合通道、交流耦合通道、直接DAC输出通道三种输出模式,直流耦合通道正弦波输出带宽达到600MHz且具有任意波形输出能力,实现了10mVpp3Vpp的输出幅度动态范围;交流耦合通道在三种输出模式中带宽最高,为4MHz1.5GHz,幅度平坦度优于±2dB;直接DAC通道兼顾了带宽和输出幅度,实现了1GHz带宽内1.2Vpp的幅度动态范围指标。
二、基于DDS的任意波形发生器的研制（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、基于DDS的任意波形发生器的研制（论文提纲范文）
（1）嵌入式可编程扫频信号发生器模块研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 本文研究内容及章节安排 |
| 1.3.1 研究内容 |
| 1.3.2 章节安排 |
| 第二章 扫频信号发生器基本构成与理论分析 |
| 2.1 DDS工作原理 |
| 2.2 DDS基本结构 |
| 2.2.1 相位累加器 |
| 2.2.2 波形存储器 |
| 2.2.3 数模转换器 |
| 2.2.4 低通滤波器 |
| 2.3 DDS频谱分析 |
| 2.3.1 DDS理想频谱特性 |
| 2.3.2 DDS实际频谱特性 |
| 2.4 DDS技术特点 |
| 2.5 本章小结 |
| 第三章 系统设计指标和硬件设计 |
| 3.1 系统的技术指标 |
| 3.2 硬件整体设计规划 |
| 3.3 MCU控制电路设计 |
| 3.4 串口通信电路设计 |
| 3.5 参数输入与显示电路设计 |
| 3.6 信号产生电路设计 |
| 3.6.1 AD9854 与MCU连接电路 |
| 3.6.2 AD9854 电源电路 |
| 3.6.3 参考时钟电路 |
| 3.6.4 方波产生电路 |
| 3.7 低通滤波电路设计 |
| 3.8 PCB设计 |
| 3.9 本章小结 |
| 第四章 系统软件设计 |
| 4.1 μC/OSIII系统特性 |
| 4.2 .软件系统总体设计 |
| 4.2.1 软件工作流程 |
| 4.2.2 软件功能设计 |
| 4.2.3 软件任务分类 |
| 4.3 主要控制任务设计 |
| 4.3.1 控制信号产生模块任务 |
| 4.3.2 上位机通信任务 |
| 4.4 本章小结 |
| 第五章 通信协议制定 |
| 5.1 整体方案设计 |
| 5.2 参考OSI模型 |
| 5.3 模型简化 |
| 5.4 确定各层协议 |
| 5.5 协议制定 |
| 5.5.1 ModBus_RTU 协议 |
| 5.5.2 参数设置 |
| 5.5.3 协议制定 |
| 5.6 串口通信测试 |
| 5.7 本章小结 |
| 第六章 系统测试与结果分析 |
| 6.1 测试方法 |
| 6.2 波形测试 |
| 6.2.1 正弦波波形测试 |
| 6.2.2 方波波形测试 |
| 6.2.3 调制波波形测试 |
| 6.3 频率稳定度测试 |
| 6.4 幅频特性和扫频测试 |
| 6.4.1 幅频特性测试 |
| 6.4.2 扫频测试 |
| 6.5 相位噪声与杂散测试 |
| 6.5.1 相位噪声测试 |
| 6.5.2 杂散测试 |
| 6.6 测试结果与总结分析 |
| 6.7 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间参加科研情况及获得的学术成果 |
（2）用于光探测磁共振的FPGA技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号说明 |
| 第1章 绪论 |
| 1.1 自旋磁共振简介 |
| 1.2 基于氮-空位色心的光探测磁共振简介 |
| 1.2.1 金刚石中的氮-空位色心 |
| 1.2.2 光探测磁共振及其发展应用 |
| 1.3 光探测磁共振实验装置简介及发展 |
| 1.4 光探测磁共振实验装置中的电子学 |
| 1.5 FPGA简介 |
| 1.5.1 FPGA的分类 |
| 1.5.2 FPGA的发展历史 |
| 1.5.3 FPGA的结构 |
| 1.5.4 FPGA功能的设计与编程 |
| 1.6 FPGA在自研光探测磁共振实验系统中的应用前景 |
| 1.7 本文结构 |
| 第2章 光探测磁共振中的电子学系统 |
| 2.1 光探测磁共振实验系统 |
| 2.1.1 单NV色心光探测磁共振实验系统 |
| 2.1.2 系综NV色心光探测磁共振实验系统 |
| 2.2 实验系统中的电子学设备 |
| 2.2.1 操控电子学 |
| 2.2.2 读出电子学 |
| 2.2.3 FPGA在实现自研电子学设备中的优势 |
| 2.3 本章小结 |
| 第3章 操控电子学系统中的FPGA技术 |
| 3.1 序列发生器 |
| 3.1.1 序列发生器发展历史 |
| 3.1.2 序列发生器实现方法介绍 |
| 3.1.3 序列发生器的工作基础 |
| 3.1.4 自研50皮秒精度序列发生器的FPGA设计 |
| 3.1.5 自研50皮秒精度序列发生器测试结果 |
| 3.1.6 具有窄脉宽发生能力的序列发生器的FPGA设计 |
| 3.1.7 自研窄脉宽序列发生器测试结果 |
| 3.2 任意波形发生器 |
| 3.2.1 任意波形发生器的发展历史 |
| 3.2.2 任意波形发生器的两种基本实现方法 |
| 3.2.3 任意波形发生器的工作基础 |
| 3.2.4 自研任意波形发生器的FPGA设计 |
| 3.2.5 自研任意波形发生器功能测试 |
| 3.3 本章小结 |
| 第4章 读出电子学系统中的FPGA技术 |
| 4.1 数据采集卡 |
| 4.1.1 数据采集卡发展历史 |
| 4.1.2 数据采集卡基本原理 |
| 4.1.3 自研数据采集卡的FPGA设计 |
| 4.1.4 自研数据采集卡功能测试 |
| 4.2 计数器Counter的FPGA设计 |
| 4.2.1 自研计数器的FPGA设计 |
| 4.2.2 计数器的功能测试 |
| 4.3 时间数字转换器TDC的FPGA设计 |
| 4.3.1 时间数字转换器发展历史 |
| 4.3.2 时间数字转换器实现方法介绍 |
| 4.3.3 自研时间数字转换器的FPGA设计 |
| 4.4 本章小结 |
| 第5章 集成化电子学系统中的FPGA设计方案 |
| 5.1 集成化电子学系统的优势 |
| 5.2 集成化电子学系统中的FPGA设计方案 |
| 5.2.1 结构 |
| 5.2.2 不同时钟下的同步设计 |
| 5.2.3 功能 |
| 5.3 集成化电子学系统的实验应用 |
| 5.3.1 单NV色心ODMR中的电子学集成化 |
| 5.3.2 系综NV色心ODMR中的电子学集成化 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 论文总结 |
| 6.2 未来展望 |
| 参考文献 |
| 附录A 补充材料 |
| 1 DDR3简介及其FPGA读写控制 |
| 致谢 |
| 在读期间发表的学术论文与取得的研究成果 |
（3）低杂散任意波形发生器硬件电路设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状及发展态势 |
| 1.2.1 杂散抑制方法发展现状 |
| 1.2.2 任意波形发生器杂散水平发展现状 |
| 1.3 主要研究内容 |
| 1.4 论文章节安排 |
| 第二章 杂散信号分析 |
| 2.1 DDS工作原理 |
| 2.1.1 直接数字频率合成技术 |
| 2.1.2 直接数字波形合成技术 |
| 2.1.3 理想DDS结构输出频谱 |
| 2.2 DDS误差分析 |
| 2.2.1 相位截断误差对SFDR指标影响 |
| 2.2.2 幅度量化误差对SFDR指标影响 |
| 2.2.3 DAC非理想特性对SFDR指标影响 |
| 2.3 信号调理电路输出信号杂散分析 |
| 2.4 低杂散指标实现方案设计 |
| 2.4.1 波形合成方法 |
| 2.4.2 信号调理电路方案 |
| 2.5 本章小结 |
| 第三章 总体方案设计 |
| 3.1 硬件电路总体结构设计 |
| 3.2 信号调理电路方案论证 |
| 3.2.1 信号调理电路需求 |
| 3.2.2 输出信号杂散抑制方案 |
| 3.2.3 输出幅度调理方案 |
| 3.3 波形数据存储方案论证 |
| 3.3.1 存储器需求 |
| 3.3.2 存储器类型确定 |
| 3.3.3 波形存储方案设计 |
| 3.4 波形数据高速传输方案论证 |
| 3.4.1 波形传输接口选型 |
| 3.4.2 JESD204B协议方案设计 |
| 3.5 时钟产生方案论证 |
| 3.5.1 时钟模块电路需求 |
| 3.5.2 时钟模块电路方案设计 |
| 3.6 本章小结 |
| 第四章 硬件单元电路设计 |
| 4.1 数模转换单元电路设计 |
| 4.1.1 数字数据路径设计 |
| 4.1.2 时钟控制模块 |
| 4.1.3 控制功能模块 |
| 4.2 时钟单元电路设计 |
| 4.2.1 参考时钟自动切换电路设计 |
| 4.2.2 可变时钟产生单元电路设计 |
| 4.3 模拟信号调理单元电路设计 |
| 4.3.1 DAC输出信号去偏单元电路设计 |
| 4.3.2 输出信号幅度控制单元电路设计 |
| 4.3.3 输出信号杂散抑制电路设计 |
| 4.4 其他单元电路设计 |
| 4.4.1 DDR3 SDRAM单元电路设计 |
| 4.4.2 FPGA单元电路设计 |
| 4.5 本章小结 |
| 第五章 硬件逻辑工程设计 |
| 5.1 通信接口逻辑设计 |
| 5.2 波形数据传输控制模块设计 |
| 5.2.1 波形数据写入逻辑模块设计 |
| 5.2.2 波形数据读取逻辑模块设计 |
| 5.3 配置数据及控制信号发送模块设计 |
| 5.3.1 配置数据发送模块设计 |
| 5.3.2 控制信号发送模块设计 |
| 5.4 状态信息回读模块设计 |
| 5.5 波形数据发送逻辑模块设计 |
| 5.5.1 JESD204B接口模块设计 |
| 5.5.2 JESD204B接口数据映射 |
| 5.5.3 JESD204B接口同步设计 |
| 5.6 本章总结 |
| 第六章 系统测试及分析 |
| 6.1 仪器功能指标测试 |
| 6.2 仪器性能指标测试 |
| 6.2.1 采样率及存储深度指标测试 |
| 6.2.2 输出信号频率范围及准确度测试 |
| 6.2.3 输出信号幅度范围及准确度测试 |
| 6.2.4 输出信号SFDR指标测试 |
| 6.3 本章小结 |
| 第七章 总结与展望 |
| 7.1 全文总结 |
| 7.2 工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
| 附录 |
（4）一种双通道高采样率波形合成技术的设计实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.2.1 宽带任意波形发生器研究现状 |
| 1.2.2 深存储研究现状 |
| 1.3 主要研究内容与章节安排 |
| 第二章 任意波形合成模块硬件总体方案分析 |
| 2.1 硬件总体方案分析 |
| 2.2 波形合成模块方案分析 |
| 2.3 波形存储与读取模块方案分析 |
| 2.3.1 AXI4 总线接口介绍 |
| 2.3.2 波形存储方案分析 |
| 2.3.3 波形数据读写控制模块方案分析 |
| 2.4 数模转换模块方案分析 |
| 2.4.1 JESD204B接口协议 |
| 2.4.2 JESD204B发送端方案分析 |
| 2.5 时钟产生模块方案分析 |
| 2.6 本章小结 |
| 第三章 任意波形合成模块器件选型与电路设计 |
| 3.1 FPGA选型与电路设计 |
| 3.2 时钟芯片选型与电路设计 |
| 3.3 DAC模块选型与电路设计 |
| 3.4 存储模块选型与电路设计 |
| 3.5 逻辑设计工具选择 |
| 3.6 本章小结 |
| 第四章 基于SGDMA的波形存储与持续发送机制设计 |
| 4.1 载板与波形合成模块硬件电路板数据链路设计 |
| 4.1.1 基于GTH IP核的数据链路设计 |
| 4.1.2 数据链路逻辑仿真 |
| 4.2 波形数据写控制模块设计 |
| 4.2.1 基于AXI4的Block Design顶层设计 |
| 4.2.2 写控制模块逻辑仿真 |
| 4.3 波形数据读控制模块设计 |
| 4.3.1 基于SGDMA的存储器数据读取 |
| 4.3.2 描述符链表生成模块设计 |
| 4.4 本章小结 |
| 第五章 基于JESD204B协议的高速双DAC电路设计 |
| 5.1 DAC工作模式选取 |
| 5.2 波形数据发送模块设计 |
| 5.2.1 波形数据映射模块设计 |
| 5.2.2 发送端JESD204B IP核设计 |
| 5.3 JESD204B时钟系统设计 |
| 5.4 本章小结 |
| 第六章 测试与验证 |
| 6.1 测试平台搭建 |
| 6.2 采样率测试 |
| 6.3 双通道波形同步输出测试 |
| 6.4 无杂散动态范围(SFDR)和谐波失真(HD)测试 |
| 6.5 有效位数(ENOB)测试 |
| 6.6 存储深度测试 |
| 6.7 波形输出模拟带宽测试 |
| 6.8 最大输出频率测试 |
| 6.9 基带信号DUC调制功能测试 |
| 6.10 本章小结 |
| 第七章 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（5）10GSPS任意波形合成模块逻辑设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状和发展态势 |
| 1.3 本文的章节结构安排 |
| 第二章 总体方案设计 |
| 2.1 项目指标 |
| 2.2 波形合成理论分析 |
| 2.3 波形合成模块方案分析 |
| 2.3.1 存储器接口方案分析 |
| 2.3.2 总线接口模块方案分析 |
| 2.3.3 FPGA选型分析 |
| 2.3.4 序列波合成模块方案分析 |
| 2.3.5 波形数据处理模块方案分析 |
| 2.3.6 数模转换接口模块方案分析 |
| 2.4 总体方案设计 |
| 2.5 本章小结 |
| 第三章 波形读写控制模块设计 |
| 3.1 波形数据写入模块设计 |
| 3.1.1 AXI接口地址划分方案设计 |
| 3.1.2 波形数据写入模块数据处理方案设计 |
| 3.2 波形数据读取控制模块设计 |
| 3.2.1 波形数据写入模块数据处理方案设计 |
| 3.2.2 指令存储器读写控制模块设计 |
| 3.3 数模转换接口逻辑设计 |
| 3.4 本章小结 |
| 第四章 序列波合成逻辑设计 |
| 4.1 序列波合成原理分析 |
| 4.2 波形合成指令集设计 |
| 4.3 序列波合成地址产生逻辑设计 |
| 4.3.1 指令解析流程介绍 |
| 4.3.2 指令存储器的读写控制模块设计 |
| 4.4 描述符生成模块方案设计 |
| 4.5 本章小结 |
| 第五章 测试和验证 |
| 5.1 测试平台 |
| 5.2 波形种类测试 |
| 5.3 采样率和存储深度测试 |
| 5.4 输出波形频谱质量测试 |
| 5.5 序列波测试 |
| 5.6 本章小结 |
| 第六章 总结和展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（6）0～10GHz任意波形发生器关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究工作的背景概述与意义 |
| 1.2 国内外研究现状与发展趋势 |
| 1.3 本文的主要工作及技术方法 |
| 1.4 本论文的结构安排 |
| 第二章 DDS技术的原理和实现 |
| 2.1 DDFS的构造和原理 |
| 2.2 DDWS的构造和原理 |
| 2.3 DDS的应用分析和波形发生 |
| 2.4 杂散因素分析 |
| 第三章 DAC基本原理和本课题新型DAC分析 |
| 3.1 DAC的基本原理和分类 |
| 3.2 DAC性能指标 |
| 3.3 电流舵DAC的工作机理和特点 |
| 3.4 本课题新型结构DAC的工作机理和特点 |
| 3.4.1 多路内插技术的原理和实现 |
| 3.4.2 新型DAC单元的功能模块说明 |
| 3.4.3 新型DAC单元各模块的电路实现 |
| 3.4.4 新型DAC单元的整体电路结构 |
| 3.4.5 新型DAC单元的两种工作模式 |
| 3.4.6 新型DAC单元的电路优化 |
| 第四章 新型DAC关键模块和指标分析 |
| 4.1 MOS电流源晶体管设计 |
| 4.1.1 MOS电流源的匹配问题 |
| 4.1.2 MOS电流源的gm/I_D设计方法 |
| 4.2 DAC的 SFDR指标分析 |
| 4.3 DAC的开关非理想效应分析 |
| 4.4 DAC的数字编码实现 |
| 第五章 整体电路的硬件实现和仿真测试 |
| 5.1 关键电路仿真测试和版图设计 |
| 5.1.1 偏置电路 |
| 5.1.2 高速数据和时钟同步设计 |
| 5.1.4 版图布局 |
| 5.1.5 DAC电流源阵列版图 |
| 5.2 工作模式配置和基本功能测试 |
| 5.3 FPGA设置和整体功能实现 |
| 第六章 总结与展望 |
| 6.1 论文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 附录 10位DEM译码的Verilog代码 |
（7）多功能模拟信号测试模块硬件设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 引言 |
| 1.1 本文的研究背景 |
| 1.2 国内外研究现状 |
| 1.3 本文的研究意义 |
| 1.4 本论文的主要内容及结构安排 |
| 第二章 多功能模拟信号测试模块总体方案设计 |
| 2.1 总体方案设计 |
| 2.2 数字化仪方案设计 |
| 2.3 频率计方案设计 |
| 2.4 任意波发生器方案设计 |
| 2.5 小型化低功耗设计原则 |
| 2.6 本章小结 |
| 第三章 多功能模拟信号测试模块硬件电路设计 |
| 3.1 数字化仪硬件电路设计 |
| 3.1.1 信号输入模拟通道设计 |
| 3.1.2 触发通道电路的指标分析及设计 |
| 3.1.3 数据采集与大容量高速存储电路设计 |
| 3.2 频率计硬件电路设计 |
| 3.2.1 频率计输入模拟通道设计 |
| 3.2.2 基准时钟参考电路设计 |
| 3.2.3 可编程逻辑器件的选型 |
| 3.3 任意波发生器硬件电路设计 |
| 3.3.1 高速波形存储电路设计 |
| 3.3.2 数模转换电路设计 |
| 3.3.3 滤波电路设计 |
| 3.3.4 信号幅度控制电路设计 |
| 3.3.5 可编程逻辑器件的选型 |
| 3.4 模块功能可重构硬件可组态设计 |
| 3.5 本章小结 |
| 第四章 多功能模拟信号测试模块数字逻辑设计 |
| 4.1 数字化仪的数字逻辑设计 |
| 4.1.1 模数转换器的配置 |
| 4.1.2 高速串行数据接收及串并转换处理 |
| 4.1.3 高速数据采集实时存储模块 |
| 4.2 频率计的数字逻辑设计 |
| 4.2.1 高分辨率分相测频模块分析与设计 |
| 4.2.2 多周期同步测周模块分析与设计 |
| 4.2.3 脉冲参数测量模块分析与设计 |
| 4.2.4 频率计的误差分析 |
| 4.3 任意波发生器的数字逻辑设计 |
| 4.3.1 直接数字频率合成模块设计 |
| 4.3.2 高速SSRAM读写模块设计 |
| 4.3.3 数字调制模块设计与实现 |
| 4.4 本章小结 |
| 第五章 模块功能测试与分析 |
| 5.1 数字化仪功能测试 |
| 5.2 频率计功能测试 |
| 5.3 任意波发生器功能测试 |
| 5.4 三种功能联合测试 |
| 5.5 本章小结 |
| 第六章 结论与展望 |
| 6.1 课题结论 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（8）任意波形发生器中LXI接口的实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 测试仪器总线的发展与特点 |
| 1.2 LXI仪器的特点和优势 |
| 1.3 LXI仪器国内外研究现状 |
| 1.4 论文研究内容及结构 |
| 第2章 LXI任意波形发生器方案设计 |
| 2.1 任意波形发生器方案设计 |
| 2.1.1 DDS工作原理 |
| 2.1.2 DDS结构选择 |
| 2.2 LXI接口方案设计 |
| 2.2.1 LXI协议规范概述 |
| 2.2.2 网络接口方案选择 |
| 2.3 控制单元升级 |
| 第3章 任意波形发生器硬件电路设计 |
| 3.1 FPGA电路设计 |
| 3.1.1 FPGA配置电路设计 |
| 3.1.2 单片机与FPGA通信方式 |
| 3.2 DDS波形输出电路设计 |
| 3.2.1 数模转换电路 |
| 3.2.2 通道滤波器设计 |
| 3.2.3 放大/衰减电路和直流偏置电路设计 |
| 3.3 LXI总线接口电路设计 |
| 第4章 TCP协议栈移植与LXI协议实现 |
| 4.1 TCP/IP协议栈的移植 |
| 4.2 LXI仪器的LAN配置技术实现 |
| 4.2.1 DHCP功能实现 |
| 4.2.2 Auto-IP功能实现 |
| 4.2.3 手动IP配置实现 |
| 4.3 LXI仪器mDNS发现机制实现 |
| 4.4 web服务器实现 |
| 4.4.1 web服务器的建立 |
| 4.4.2 CGI和SSI实现 |
| 4.4.3 web界面设计 |
| 第5章 任意波形发生器SCPI命令解析 |
| 5.1 IVI驱动简介 |
| 5.2 任意波形发生器SCPI指令集设计 |
| 5.2.1 SCPI命令介绍 |
| 5.2.2 SCPI指令集设计 |
| 5.3 SCPI指令解析的实现 |
| 第6章 性能测试 |
| 6.1 任意波形发生器性能测试 |
| 6.1.1 频率特性测试 |
| 6.1.2 幅度特性测试 |
| 6.1.3 直流偏置测试 |
| 6.1.4 输出波形测试 |
| 6.2 LXI功能测试 |
| 6.2.1 网络发现机制验证 |
| 6.2.2 三种LAN配置模式验证 |
| 6.2.3 SCPI指令解释器验证 |
| 第7章 总结与展望 |
| 附录 |
| 参考文献 |
| 致谢 |
（9）原子重力仪中拉曼光频率和倾角相关系统误差研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 引言 |
| 1.1 高精度重力仪简介 |
| 1.2 原子干涉重力仪简介 |
| 1.3 可移动原子干涉测量现状 |
| 1.4 博士期间主要工作 |
| 2 原子干涉理论建模 |
| 2.1 原子结构简介 |
| 2.2 二能级系统与光相互作用 |
| 2.3 三能级系统与Raman跃迁 |
| 2.4 Mach-Zehnder式原子干涉仪测量重力加速度 |
| 2.5 基于Raman光的Ramsey干涉 |
| 2.6 Raman光倾角对重力测量的影响 |
| 2.7 本章小节 |
| 3 TAG系统搭建及重力测量 |
| 3.1 系统总体简介 |
| 3.2 电路系统 |
| 3.3 Raman光稳频锁相 |
| 3.4 原子干涉仪重力测量 |
| 3.5 本章小节 |
| 4 Raman光频率相关系统误差评估 |
| 4.1 Raman光频率相关系统误差简述 |
| 4.2 频率基准误差评估 |
| 4.3 信号源扫频非线性效应评估 |
| 4.4 光学锁相环扫频非线性效应评估 |
| 4.5 本章小结 |
| 5 Raman光倾角相关系统误差评估及重力比对 |
| 5.1 Coriolis力效应系统误差评估 |
| 5.2 Raman光静态倾角测量 |
| 5.3 重力比对 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 攻读博士学位期间发表的论文及专利目录 |
（10）4GSPS任意波形发生器通道电路设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文主要工作及结构安排 |
| 1.3.1 主要工作 |
| 1.3.2 结构安排 |
| 第二章 4GSPS任意波形发生器模拟通道总体方案设计 |
| 2.1 模拟通道输出指标 |
| 2.2 模拟通道输入特性分析 |
| 2.2.1 波形合成模块原理分析 |
| 2.2.2 波形合成模块输出信号特征分析 |
| 2.3 通道方案设计 |
| 2.3.1 输入电路 |
| 2.3.2 滤波电路模块 |
| 2.3.3 幅度调理模块 |
| 2.3.4 偏移控制 |
| 2.4 模拟通道总体方案 |
| 2.5 本章小结 |
| 第三章 4GSPS任意波形发生器模拟通道硬件电路实现 |
| 3.1 输入级电路实现 |
| 3.2 直流耦合通道电路实现 |
| 3.2.1 椭圆滤波器实现 |
| 3.2.2 幅度调理电路实现 |
| 3.2.3 偏移控制电路实现 |
| 3.2.4 直流耦合通道的电路仿真 |
| 3.3 交流耦合通道电路实现 |
| 3.3.1 差分转单端电路实现 |
| 3.3.2 滤波电路实现 |
| 3.3.3 幅度调理电路实现 |
| 3.3.4 交流耦合通道射频性能仿真 |
| 3.4 直接DAC通道电路实现 |
| 3.4.1 滤波电路实现 |
| 3.4.2 偏移控制电路实现 |
| 3.4.3 幅度调理电路实现 |
| 3.5 电源模块设计 |
| 3.6 印制电路板分析 |
| 3.7 本章小结 |
| 第四章 控制方案实现及参数校正 |
| 4.1 控制方案 |
| 4.1.1 SPI通信模块 |
| 4.1.2 地址译码模块和板级驱动模块 |
| 4.2 参数校正 |
| 4.2.1 参数校正原理 |
| 4.2.2 幅度参数校正 |
| 4.2.3 偏移参数校正 |
| 4.3 本章小结 |
| 第五章 测试系统搭建及指标验证 |
| 5.1 测试平台组成 |
| 5.2 模拟通道输出信号类型测试 |
| 5.2.1 直流耦合通道测试 |
| 5.2.2 交流耦合通道测试 |
| 5.2.3 直接DAC通道测试 |
| 5.3 模拟通道各项指标测试 |
| 5.3.1 带宽测试 |
| 5.3.2 波形纯度测试 |
| 5.3.3 幅度平坦度测试 |
| 5.3.4 幅度和偏移测试 |
| 5.3.5 相位噪声测试 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 未来工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士期间取得的研究成果 |
四、基于DDS的任意波形发生器的研制（论文参考文献）
- [1]嵌入式可编程扫频信号发生器模块研究[D]. 阚绍佑. 西安石油大学, 2021(09)
- [2]用于光探测磁共振的FPGA技术研究[D]. 王淋. 中国科学技术大学, 2021(09)
- [3]低杂散任意波形发生器硬件电路设计[D]. 巩佳宁. 电子科技大学, 2021(01)
- [4]一种双通道高采样率波形合成技术的设计实现[D]. 赵若妤. 电子科技大学, 2021(01)
- [5]10GSPS任意波形合成模块逻辑设计[D]. 褚一帆. 电子科技大学, 2020(07)
- [6]0～10GHz任意波形发生器关键技术研究[D]. 朱海鹏. 西安电子科技大学, 2020(05)
- [7]多功能模拟信号测试模块硬件设计与实现[D]. 伊思默. 电子科技大学, 2020(07)
- [8]任意波形发生器中LXI接口的实现[D]. 胡守峰. 华中师范大学, 2019(01)
- [9]原子重力仪中拉曼光频率和倾角相关系统误差研究[D]. 崔嘉丰. 华中科技大学, 2019(01)
- [10]4GSPS任意波形发生器通道电路设计[D]. 潘志文. 电子科技大学, 2019(01)