一、AAL5的高速硬件实现（论文文献综述）
刘博熙[1]（2020）在《基于CMOS图像传感器的多路超高清视频采集与传输系统》文中提出随着5G通信、人工智能等技术的蓬勃发展,超高清视频作为信息呈现和传播的主要载体,与医疗健康、辅助驾驶、安防监控等领域结合成为发展趋势。由于传统的单视频源采集与视频压缩传输的方式,难以满足诸多场景的应用需求,本文设计了一套基于CMOS图像传感器的多路超高清视频采集与传输系统。该系统以CMOS图像传感器为视频采集元件,融合万兆以太网通信技术,实现了多路超高清视频的并行采集与非压缩超高清视频的远距离实时传输。硬件系统包括传感器子板与核心处理板两块印制电路板,以集成FPGA与ARM架构的ZYNQ-7000系列片上系统为核心处理器,支持4路超高清CMOS图像传感器并行采集,搭载2路万兆以太网,最大视频传输带宽可达20Gbps。整套平台包含14路电源,818个元器件,2963个信号网络,其中包括4对传输速率为10.3125Gbps的SFP+信号,60对最高传输速率为1.5Gbps的MIPI D-PHY信号以及32根传输速率为1066Mbps的DDR3信号。因此,在硬件设计过程中,充分考虑了信号完整性、电源完整性以及电磁兼容性问题,并借助理论分析与仿真等手段,完成10层核心处理板与4层传感器子板的硬件设计。软件系统包括FPGA可编程逻辑、ARM程序以及上位机界面程序三部分,分别采用Verilog HDL、C、C#语言开发。FPGA可编程逻辑为软件系统的核心,实现了视频接收与解码、视频显示、网络通信等功能模块;ARM程序负责解析上位机指令,从而控制图像传感器的工作模式;上位机界面程序为一套基于.NET Framework框架的WPF应用程序,用于远程控制硬件平台,并实现超高清视频的实时显示以及视频帧的存储。综上,本文所述硬件与软件系统均为自主设计,具有原创性,为图像传感器测试、安防监控、远程医疗等应用场景提供了一套解决方案。
余鹍[2]（2020）在《基于VCL的TSFP+模块高速性能研究》文中研究说明随着5G时代的到来,光通信技术作为推动信息化社会前进的基础,势必会迎来新一轮的蓬勃发展和技术变革。信息化时代,用户始终保持着对更高传输速率和传输容量的渴望,伴随着波分复用技术（WDM）和相关调制技术在骨干网应用上的日趋成熟,使得在接入网领域引入WDM技术来提高传输带宽和容量变得势在必行。但是相对高昂的WDM设备依旧限制了其快速推广,因此如何降低设备成本,同时保持高性能传输已成为业内研究的热点。作为WDM技术核心的光收发一体模块,是WDM系统优化成本的关键所在。基于此,本论文采用了一种V型腔可调谐激光器为发射端光源来设计可调谐光模块。本论文调研了V型腔可调谐半导体激光器,一种低成本可调谐激光器。由于无需光栅,工艺简单,且实现波长调谐所需控制的谐振腔只有三个,因此从制作上降低了成本,简化了使波长可调谐的控制算法。通过对V型腔可调谐激光器高速性能的分析（包括S参数、眼图）,提出不同封装类型和调制方式的应用场景。本论文着重分析光模块的高速硬件电路设计,从高速光收发一体芯片的选型、传输线的设计优化、匹配电路设计、滤波网络设计、均衡电路设计等。并通过仿真软件加以优化分析,确定可行性方案,并最终提出直调和电吸收调制下不同的光模块高速电路设计方案。此外,本论文还通过对设计回来的SFP+模块进行了调试,以眼图为依据,以信噪比为标准,最终确定各种V型激光器的SFP+高速电路。并通过误码率测试,包括高低温误码测试、长距离传输误码测试等,验证了设计的SFP+模块是满足商业使用的,即以不同封装形式的激光器为发射光源的SFP+模块在2.5Gbit/s、10Gbit/s速率下等不同应用场景下保证性能优良的传输。
郑天宇[3]（2018）在《空间天文望远镜精细导星高速处理技术研究》文中提出空间天文望远镜稳像系统根据抑制振动频段范围的不同而分为粗级稳像系统和精密稳像系统,精密稳像系统一般通过控制成像光路中的某一活动部件来使光线保持稳定,可以看作是光路中的闭环反馈控制系统,精细导星仪（Fine Guidance Sensor,FGS）是光轴偏差量快速检测装置。精细导星仪工作原理为对望远镜视场内的恒星进行成像,利用恒星目标短时间内在天球中位置基本不变这一条件来检测光轴的偏差,利用望远镜超长的焦距可以进行极高精度的视轴位置偏差测量。恒星星斑在精细导星仪焦面上位置的测量精度和测量速度是精细导星仪两个重要指标,星斑位置测量精度直接决定了光轴相对偏差量的测量精度,测量速度决定了精密稳像系统闭环反馈的频率带宽。以此作为背景,本文主要研究空间天文望远镜精密稳像系统中精细导星仪高精度、高速度的光轴相对偏差测量算法,并搭建原型样机兼顾精度及实时性对系统进行了原型验证。本论文的主要工作为:1)介绍精细导星仪工作原理,分析了精细导星仪星探测能力,设置合理的观测星等。分析了精细导星仪测量精度及速度。设计精细导星仪硬件架构和工作模式。2)建立图像传感器噪声模型、质心定位算法系统误差模型、光轴振动及漂移模型,分析各误差源对星斑质心定位精度的影响,提出精细导星仪性能参数。3)为了抑制噪声对质心定位精度的影响,设计了25阶低通FIR滤波器,滤除高频噪声,提高星斑质心定位精度。针对杂光干扰提出递推背景阈值分割算法,可以在不损失星斑能量的前提下有效提取出非均匀背景下的导航星斑。4)针对质心定位系统误差,使用v-SVR支持向量回归的方法对系统误差进行了曲线拟合,提高质心定位精度。5)为了提高导航星质心提取的速度,在FPGA中实现了一种新的星点质心提取方法,以连通域动态合并的方式实时提取星点目标。6)使用基于灰度拉伸的改进Radon变换算法和迭代盲复原算法对星斑进行复原,提高动态星斑质心定位精度。7)提出一种层叠式自组织映射（SOM）神经网络算法模型,将该模型在硬件中实现星特征矢量匹配算法。8)搭建实验系统对精细导星仪各项性能进行了验证。实验结果表明精细导星仪静态星斑测量精度可达1/32 pixel,动态星斑测量精度可达1/25 pixel,测量帧频大于80 Hz。本文的创新点在于:1提出一种复杂工况环境下天文望远镜精密稳像系统中面阵为2048 pixel×2048 pixel、帧频大于80 Hz、高实时性、高精度的精细导星高速处理技术解决方案。对精细导星仪中星探测能力、星图获取、星图预处理、和星提取等关键链路进行了分析与讨论。2搭建了一套精细导星仪原型样机,针对精细导星仪实际工况设计了星图滤波、阈值选取、高精度质心定位,高速局部天区星图识别等算法,同时优化算法、设计合理的并行处理流水线结构,并在硬件FPGA内部得以实现,使系统处理速度可以达到80 Hz,系统集成度高,体积小。3设计了精细导星系统地面试验验证装置,测试了系统帧频、噪声等成像性能,并对实时星斑质心提取的实时性以及静态和动态星斑质心测量精度进行了测试,测试结果表明精细导星仪的静态和动态星斑定位精度都满足理论模型。为空间天文望远镜精细导星仪的设计与实现做出前瞻性探索。
刘洋[4]（2017）在《网络处理器中的流量整形电路模块设计》文中研究表明随着网络业务和数据流量的迅速增长,网络中的低速链路无法应对高速数据流的突发,造成网络传输性能下降,最终导致网络的拥塞。网络处理器中的流量整形技术通过限制流量突发,提高网络服务质量（Quality of Service,QoS）,以减缓网络拥塞。传统的多令牌桶结构流量整形方案无法共享剩余带宽,导致带宽利用率不高。在参与国家核高基项目“XXX网络处理器”项目研究下,本文提出一种用户可配置的流量整形方案,通过共享剩余带宽,提高带宽利用率。本文首先对比分析了网络处理器中流量整形相关技术,主要包括流量分类方法、流量限速算法和队列仲裁算法;其次对传统的流量整形方案以及队列仲裁算法提出改进,并完成流量整形子模块方案设计;通过硬件描述语言（Hardware Description Language,HDL）设计了流量整形电路,包括流量分类模块、流量限速模块、队列仲裁模块、共享令牌分配模块和用户配置模块。最后,对本文设计进行寄存器传输级（Register Transfer Level,RTL）电路功能仿真验证、完成现场可编程门阵列（Field Programmable Gate Array,FPGA）验证和逻辑综合。本文提出一种可配置的共享带宽流量整形方案,该方案通过收集剩余带宽并共享给需要带宽的突发业务,提高了网络资源利用率。实验表明,本设计能够在千兆带宽环境下限制突发业务流量速度,并且在该环境下平均整形误差不超过0.19%;SMIC65nm工艺库下综合时钟频率达到300MHz;在突发流量总带宽大于150Mbps且部分业务有50Mbps剩余带宽情况下,带宽利用率比传统多令牌桶提高48.2%,达到本文预期的功能指标和性能指标。
陈利群[5]（2017）在《基于VPX总线的SRIO传输技术研究》文中进行了进一步梳理随着处理器处理能力的不断提升,伴随而来的是高速海量数据的传输和存储问题。对于传统的并行总线,由于时钟频率的不断增加,不能确保数据传输的可靠性和稳定性。业界开始选择更加可靠的高速串行的数据传输方式。在低电压差分信号的帮助下,高速串行传输技术不断发展,逐渐替代并行总线在数据传输领域的地位。本文经过深入分析市场需求以及测试测量系统的发展状况,综合考虑高速串行总线和接口的使用情况和发展趋势,提出了基于VPX总线的高速串行Rapid IO的数据传输设计方案,搭建一个可以实现高速海量数据传输的硬件平台,在该平台上实现SRIO（Serial Rapid IO）双信道3.125Gbps的高速串行环形通信,为将来高速数据传输和高速数据处理提供可行的解决方案。在高速VPX总线串行通信系统实现中,PCB板卡设计难度大,稳定可靠的板间互连通信是设计的技术难点。本文利用通道仿真方法,在高速互连底板和通信子板之间建立通道仿真模型,从浴盆曲线和眼图中提取关键信息,通过分析通道传输能力和误码率来指导系统硬件研制。成功研制出以Xilinx公司的FPGA为主控制器的通信板卡和高速VPX总线互连底板。在该数据传输平台上设计环形SRIO通信结构,其中SRIO接口由FPGA提供的GTX高速串行收发器实现,使用Xilinx提供的IP核完成SRIO接口。基于IP核提供的接口进行了数据包封装。环形通信结构使用DOORBELL指令完成,在数据传输之前通过广播DOORBELL指令使得板卡获知自己的工作信息,通过指令握手操作完成数据环形传输。扩展实现DDR3缓存功能,基于写DDR3优先级高于读DDR3优先级的方式完成,解决了短时间内大量突发数据的缓存需求。测试显示,本文实现了基于VPX总线互连底板的双信道高速串行Rapid IO的板间环形通信。实际环形数据传输速度达到540.68MB/s,接近通信协议的理论速度,缓存速度为289.72MB/s,达到设计要求。
孔令军[6]（2013）在《基于FPGA的POS IC设计》文中研究说明近年来电信传统语音业务逐年减少，而诸如3G业务和IPTV（Interactive Personality TV，交互式网络电视）等基于IP的数据业务正在保持快速增长，使电信业务呈现IP化趋势，但这却极大的消耗了运营商的大量带宽。POS（IP over SDH）技术是一种应用在城域网和广域网中的技术，它利用现有SDH（Synchronous Digital Hierarchy，同步数字体系）网络提供高速、可靠、点到点的数据传输，能为IP业务提供高速、有效的带宽传输。本文提出了一种高可靠性、高可行性的POS芯片设计方法。该芯片线口支持OC-48和OC-192两种速率等级，背板支持两路XAUI（10Gbps Ethernet Attachmemnt Unit Interface，10G以太网连接单元接口），提供以太网透传和Ethernet II/PPP（Point to Point Protocol，点到点协议）桥接功能，支持GFP（Generic Framing Procedure，通用成帧规程）和PPP/HDLC（High-Level Data Link Control，高级数据链路控制）两种封装格式，用以完成背板以太网格式数据和线口POS格式数据的转换。本文首先分析了POS在实际应用中常用的四种实现方式，阐述了基于FPGA（FieldProgrammable Gate Array，现场可编程门阵列）设计的开发流程，并在此基础上提出了基于FPGA的POS芯片总体设计方案。然后，采用自顶向下的设计方法进行模块划分和功能特性定义。之后详细介绍了XAUI模块、XGMAC模块、BIL模块、HDLC模块、GFP模块等主要模块的RTL级设计，并完成功能仿真。最后，在完成逻辑综合和布局布线之后，进行了POS芯片的上板调试。该POS芯片已应用于UT斯达康通讯有限公司NetRing PTN系列产品中作为10G POS板的解决方案，具有很高的应用价值。
黄鹏[7]（2011）在《基于FPGA的高性能模式匹配引擎研究与设计》文中提出模式匹配是计算机科学的一个基本问题,在各个领域尤其是高速入侵检测、深包内容过滤中应用广泛。随着网络速度的不断提高,传统由软件实现的模式匹配引擎已经不能满足高速网络环境下线速检测的需要,成为各种实际应用的性能瓶颈。基于AC自动机、Bloom Filter、TCAM等高速可并行的硬件结构,采用辅助硬件单元和各种优化策略设计合理的方案完成模式的高速匹配,是目前比较热门的研究方向。其中AC自动机算法匹配性能稳定,适合硬件实现,成为硬件模式匹配引擎的首选算法。然而,现在的各种方案在存储开销和匹配速度方面都不够优化,仍有许多方面需要优化和改进。论文在研究基于硬件平台实现模式匹配的各种算法及相应的匹配结构的基础上,优化设计并在FPGA上实现了基于AC算法高性能的模式匹配引擎。引擎通过扩展自动机步长提高匹配速度,同时提出了两种存储优化技术降低引擎的资源开销,实现以低的资源消耗获得高的匹配性能。具体地讲,本文成果包括以下几个方面:1、针对单步长AC自动机匹配速度低的问题,论文提出一种多步长算法对自动机步长进行扩展。多步长算法通过选择关键节点、映射goto跳转和Next跳转构造了一个与原始自动机等价的多步长自动机,同时还引入少量的过渡节点来接收偏移字符,保证了对任何字符串都能正确匹配。2、为了降低引擎的存储开销,在多步长自动机中设置M-1个字符缓存并增加少量的缓存跳转,消除自动机中所有M步内的交叉跳转,占总跳转数目的98%以上。还将流水线思想引入模式匹配,创建多个线程并行匹配,利用流水段记录匹配历史信息,达到消除所有交叉跳转的目的。3、编写了两款预处理软件,分别完成Snort规则提取和多步长自动机构造工作,协助完成硬件匹配引擎的实现。在Xilinx Virtex-5平台上实现了引擎的原型系统,选择Snort规则中200条不同的字符串进行匹配,根据自动机步长的不同设置,检测速率可以达到10Gbps以上。基于实现的匹配引擎结合数据报头分类算法设计了高速硬件入侵检测系统,采用Bloom Filter技术对网络流进行高速过滤,提高系统的检测吞吐率。
吕敏[8]（2011）在《宽带卫星通信系统ATM/IP转换器的设计与实现》文中研究说明随着微电子技术、通信技术和全球个人通信的发展，卫星通信系统以其特有的优势可提供宽带连接、通信距离不敏感性和安全可靠性，成为地面各种传输手段必不可少的支持和补充，而且被认为是未来发展中国家通信体系以及发达国家建设多媒体通信和信息高速公路的关键部分。ATM是用于ISDN的一种交换和复用技术，它具有很强的灵活性和适应性，能向用户提供包括语音、图像和数据在内的综合业务，并能根据需要分配资源，提高资源的利用率。由于卫星ATM网既继承了卫星通信的优点，又充分发挥了ATM的技术优势，以较少的投资就能为更广阔的区域提供ATM服务，所以受到广泛关注。要实现基于星上ATM交换技术的宽带卫星通信，就要解决如何将地面IP网络接入卫星ATM交换网络的问题。本文结合实验室承担的科研项目“宽带卫星通信系统ATM/IP转换器的设计与实现”，在介绍和分析了宽带卫星通信系统、IP/ATM卫星通信技术后，论文讨论了宽带卫星通信系统ATM/IP转换器的设计方案，并重点研究了ATM/IP转换器的功能结构和硬件组成。然后，论文介绍了ATM/IP转换器FPGA模块的划分、各个模块的功能及其设计方案，并重点给出了其中一些关键模块的具体FPGA实现和时序仿真验证分析，包括MAC接口、卫星ATM接口、接收处理模块及总线调度模块等关键模块（接口均支持相关的协议标准）。最后，结合ATM/IP转换器的具体应用，利用相关测试设备及客户端软件配合对ATM/IP转换器进行了各种功能的测试，表明本文设计的ATM/IP转换器能完成通信传输链路的建立与释放、数据及多媒体传输等基本功能，达到预期目标。
姚玉坤,刘合武,邱绍峰[9]（2009）在《基于FPGA的AAL5重组功能设计与实现》文中指出在3G网络中大规模采用ATM技术,其中AAL5被应用在控制面承载信令。以实现3G网络中对ATM链路数据进行采集处理为应用目的,以开发STM-1接口的ATM数据采集卡为研究背景,主要针对ATM数据采集卡完成的AAL5协议功能,详细论述了基于FPGA的AAL5重组功能的设计方案和实现方法,并对本设计所实现的功能进行了仿真验证。
陈海红[10]（2009）在《大容量ATM交换机的交换模块的FPGA实现》文中提出ATM技术采用定长短分组实现异步时分复用和高速硬件交换,具有能保证实时业务的服务质量和优良的流量控制等诸多优点,在空间交换和其它专网中优势明显。因此,为了我国掌握通信网设备的核心技术和拥有自主知识产权,非常有必要开展基于FPGA的ATM交换实现的研究。本文结合“星上10Gbps大容量交换原型样机”项目,综述ATM交换结构及其缓存结构若干问题,探讨了FPGA设计技巧、静态时序分析的作用和原理,归纳了从不同层面提升FPGA设计性能的方法等。在课题组研究论证的总体方案基础上,本文采用VHDL语言编程,重点研究了ATM交换原理样机交换模块中信元收发、总线位宽变换、信元写入与读出调度、信元优先级和流控等子模块的设计与实现,并完成所有模块的软件设计与仿真、样机硬件的测试,验证了交换模块的正确性。最后提出下一步待开展的研究工作。论文所做工作为研制我国的ATM交换芯片奠定了良好的技术基础。
二、AAL5的高速硬件实现（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、AAL5的高速硬件实现（论文提纲范文）
（1）基于CMOS图像传感器的多路超高清视频采集与传输系统（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 课题来源 |
| 1.2 研究背景与国内外研究现状 |
| 1.2.1 研究背景 |
| 1.2.2 国内外研究现状 |
| 1.3 研究目的与意义 |
| 1.4 主要工作、难点与创新点 |
| 1.4.1 主要工作 |
| 1.4.2 难点与创新点 |
| 1.5 本文结构安排 |
| 第二章 系统方案设计 |
| 2.1 系统设计指标与总体架构 |
| 2.1.1 系统需求及设计指标 |
| 2.1.2 系统总体架构 |
| 2.2 核心模块方案设计 |
| 2.2.1 图像传感器方案 |
| 2.2.2 核心处理器方案 |
| 2.2.3 板间互连方案 |
| 2.2.4 视频采集接口方案 |
| 2.2.5 视频本地缓存方案 |
| 2.2.6 视频本地显示方案 |
| 2.2.7 视频高速传输方案 |
| 2.2.8 上位机程序设计方案 |
| 2.3 本章小结 |
| 第三章 系统硬件设计 |
| 3.1 硬件设计概述 |
| 3.2 核心模块原理图设计 |
| 3.2.1 核心处理器模块 |
| 3.2.2 视频采集模块 |
| 3.2.3 视频缓存模块 |
| 3.2.4 视频显示模块 |
| 3.2.5 高速通信模块 |
| 3.2.6 系统电源模块 |
| 3.3 高速PCB设计 |
| 3.3.1 传输线理论 |
| 3.3.2 信号完整性理论 |
| 3.3.3 电源完整性理论 |
| 3.3.4 电磁兼容性理论 |
| 3.3.5 叠层设计 |
| 3.3.6 阻抗控制 |
| 3.3.7 高速信号设计 |
| 3.3.8 电源设计 |
| 3.3.9 PCB版图与实物展示 |
| 3.4 本章小结 |
| 第四章 系统软件设计 |
| 4.1 软件设计概述 |
| 4.2 FPGA可编程逻辑设计 |
| 4.2.1 视频接收与解码模块 |
| 4.2.2 视频缓存模块 |
| 4.2.3 数据控制模块 |
| 4.2.4 视频显示模块 |
| 4.2.5 网络通信模块 |
| 4.3 ARM程序设计 |
| 4.4 上位机程序设计 |
| 4.4.1 .NET Framework介绍 |
| 4.4.2 界面设计 |
| 4.4.3 程序设计 |
| 4.5 本章小结 |
| 第五章 系统测试 |
| 5.1 硬件测试 |
| 5.1.1 电源测试 |
| 5.1.2 时钟测试 |
| 5.1.3 复位测试 |
| 5.1.4 ZYNQ启动验证 |
| 5.1.5 MIPI信号测试 |
| 5.1.6 DDR3 信号测试 |
| 5.1.7 SFP+信号测试 |
| 5.2 功能测试 |
| 5.2.1 测试系统搭建 |
| 5.2.2 视频采集测试 |
| 5.2.3 视频传输与显示测试 |
| 5.2.4 视频帧存储测试 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 主要工作总结 |
| 6.2 不足之处及下一步工作 |
| 参考文献 |
| 攻读硕士期间的学术成果 |
| 致谢 |
（2）基于VCL的TSFP+模块高速性能研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 引言 |
| 1.2 可调谐半导体激光器 |
| 1.3 半导体激光器调制技术的发展 |
| 1.4 光模块类型与发展现状 |
| 1.5 论文主要安排 |
| 1.6 论文创新点 |
| 2 V型腔可调谐激光器商速性能分析 |
| 2.1 V型腔可调谐激光器 |
| 2.1.1 基本结构 |
| 2.1.2 调谐原理 |
| 2.1.3 光发射次模块 |
| 2.2 VCL-TOSA性能分析 |
| 2.2.1 基本性能分析 |
| 2.2.2 高速性能分析 |
| 2.3 本章小结 |
| 3 光模块商速电路设计与仿真优化 |
| 3.1 信号完整性 |
| 3.1.1 传输线理论 |
| 3.1.2 信号的反射与串扰 |
| 3.1.3 无源元件的高频特性 |
| 3.2 高速电路设计 |
| 3.2.1 光收发一体芯片 |
| 3.2.2 差分信号设计 |
| 3.2.3 原理图设计 |
| 3.2.3.1 直接调制发射电路 |
| 3.2.3.2 电吸收调制发射电路 |
| 3.3 PCB高速电路设计与仿真 |
| 3.3.1 ADS仿真软件 |
| 3.3.2 传输线的设计 |
| 3.3.3 均衡电路的设计 |
| 3.3.4 高速电路原理图仿真分析 |
| 3.3.5 高速电路电磁仿真分析 |
| 3.4 本章小结 |
| 4 基于V型可调谐光模块的商速性能分析 |
| 4.1 发射端测试系统的搭建和测试流程 |
| 4.2 发射端性能测试分析 |
| 4.2.1 不同速率下发射端眼图分析 |
| 4.2.2 发射端多通道性能分析 |
| 4.2.3 电吸收调制光模块发射端眼图分析 |
| 4.3 接收端性能优化 |
| 4.4 误码性能测试 |
| 4.4.1 误码率理论分析 |
| 4.4.2 误码率整体性能分析 |
| 4.4.3 高低温下误码性能分析 |
| 4.5 本章小结 |
| 5 总结与展望 |
| 5.1 论文总结 |
| 5.2 展望 |
| 参考文献 |
| 附录1 |
（3）空间天文望远镜精细导星高速处理技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 课题研究背景 |
| 1.2 课题应用前景及意义 |
| 1.3 论文主要内容和章节安排 |
| 1.3.1 论文主要内容 |
| 1.3.2 论文各章节安排 |
| 第2章 空间天文望远镜精细导星技术国内外发展状况 |
| 2.1 稳像技术综述 |
| 2.2 哈勃天文望远镜精细导星系统 |
| 2.2.1 哈勃望远镜概述 |
| 2.2.2 哈勃精细导星仪 |
| 2.3 詹姆斯韦伯天文望远镜精细导星系统 |
| 2.3.1 詹姆斯韦伯望远镜概述 |
| 2.3.2 詹姆斯韦伯天文望远镜精细导星仪 |
| 2.4 SOFIA天文望远镜精细导星系统 |
| 2.4.1 SOFIA天文望远镜望远镜概述 |
| 2.4.2 SOFIA精密稳像控制 |
| 2.5 欧几里得天文望远镜精细导星系统 |
| 2.5.1 欧几里得天文望远镜概述 |
| 2.5.2 欧几里得天文望远镜精细导星 |
| 2.6 SOAR望远镜 |
| 2.7 日出卫星 |
| 2.8 精细导星系统总结 |
| 2.9 本章小结 |
| 第3章 精细导星系统总体方案设计及性能分析 |
| 3.1 精密稳像系统结构与精细导星系统组成 |
| 3.2 精细导星仪探测能力 |
| 3.2.1 星光能量分析 |
| 3.2.2 星探测概率 |
| 3.2.3 星等探测能力 |
| 3.3 精细导星仪性能参数 |
| 3.4 精细导星系统测量精度及误差分析 |
| 3.4.1 精细导星系统测量精分析 |
| 3.4.2 星斑质心定位算法及精度分析 |
| 3.4.3 图像传感器噪声对测量精度的影响 |
| 3.4.4 亚像元质心定位算法系统误差影响分析 |
| 3.4.5 载体振动对星斑质心定位的影响 |
| 3.5 精细导星仪图像传感器选型及系统硬件方案设计 |
| 3.5.1 图像传感器选型 |
| 3.5.2 系统硬件架构设计 |
| 3.6 精细导星仪工作模式 |
| 3.7 本章小结 |
| 第4章 精细导星系统预处理技术 |
| 4.1 星图滤波 |
| 4.1.1 FIR低通滤波器原理 |
| 4.1.2 FIR滤波器设计方法 |
| 4.1.3 FIR滤波器滤波效果及分析 |
| 4.1.4 FIR滤波器FPGA高速实现 |
| 4.2 背景划分与阈值选取 |
| 4.2.1 全局阈值法 |
| 4.2.2 递推背景预测阈值分割法 |
| 4.3 本章小结 |
| 第5章 精细导星高速、高精度检测技术 |
| 5.1 退化星斑复原 |
| 5.1.1 星图粗级复原 |
| 5.1.2 基于稀疏先验的模糊星图精级复原 |
| 5.1.3 仿真实验与复原效果分析 |
| 5.2 星点高速提取技术 |
| 5.2.1 算法原理 |
| 5.2.2 单次扫描算法的FPGA硬件实现 |
| 5.2.3 单次扫描算法仿真验证 |
| 5.3 基于模板相关的高精度亚像素质心定位算法 |
| 5.3.1 模板相关算法原理 |
| 5.3.2 算法实现 |
| 5.3.3 算法效果分析 |
| 5.4 系统误差校正 |
| 5.5 高速星图识别技术 |
| 5.5.1 算法基本原理与实现 |
| 5.5.2 算法FPGA硬件实现 |
| 5.5.3 算法仿真 |
| 5.6 本章小结 |
| 第6章 精细导星系统硬件设计 |
| 6.1 硬件系统组成 |
| 6.2 高速数据接口及信号完整性 |
| 6.3 系统软件架构 |
| 6.4 高速数据传输接口 |
| 6.5 本章小结 |
| 第7章 系统测试与结果分析 |
| 7.1 精细导星仪原型单机性能测试 |
| 7.1.1 精细导星仪原型单机帧频测试 |
| 7.1.2 图像传感器噪声测试 |
| 7.2 静态星斑质心定位精度测试 |
| 7.2.1 近似真实星光模拟 |
| 7.2.2 噪声对质心定位精度的影响 |
| 7.2.3 系统误差校正 |
| 7.2.4 静态质心定位精度测量 |
| 7.3 动态星斑质心定位精度 |
| 7.3.1 动态精度测量原理 |
| 7.3.2 动态精度测量实验及结果 |
| 7.4 杂光干扰实验 |
| 7.5 多星点成像实验 |
| 7.6 本章小结 |
| 第8章 总结与展望 |
| 8.1 总结 |
| 8.2 展望 |
| 参考文献 |
| 附录一 |
| 附录二 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（4）网络处理器中的流量整形电路模块设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 研究内容与设计指标 |
| 1.3.1 研究内容 |
| 1.3.2 设计指标 |
| 1.4 论文结构组织 |
| 第二章 流量整形相关技术分析对比 |
| 2.1 流量分类方法 |
| 2.1.1 基于端口号的流量分类 |
| 2.1.2 基于有效负载的流量分类 |
| 2.1.3 基于主机行为的流量分类 |
| 2.1.4 基于ToS的流量分类 |
| 2.1.5 流量分类方法分析 |
| 2.2 流量限速算法 |
| 2.2.1 漏桶算法 |
| 2.2.2 令牌桶算法 |
| 2.2.3 令牌桶算法拓展 |
| 2.2.4 限速算法分析 |
| 2.3 队列仲裁算法 |
| 2.3.1 轮询队列仲裁算法 |
| 2.3.2 严格优先级队列仲裁算法 |
| 2.3.3 彩票队列仲裁算法 |
| 2.3.4 队列仲裁算法分析 |
| 2.4 本章小结 |
| 第三章 流量整形方案设计 |
| 3.1 网络处理器中的流量整形方案 |
| 3.2 流量整形子模块方案设计 |
| 3.2.1 流量分类模块方案设计 |
| 3.2.2 流量限速模块方案设计 |
| 3.2.3 队列仲裁模块方案设计 |
| 3.2.4 共享令牌分配模块方案设计 |
| 3.2.5 配置模块方案设计 |
| 3.3 本章小结 |
| 第四章 流量整形硬件设计 |
| 4.1 流量整形顶层接口定义 |
| 4.2 流量分类模块硬件设计 |
| 4.2.1 FIFO容量统计模块硬件设计 |
| 4.2.2 分类模块硬件设计 |
| 4.3 流量限速模块硬件设计 |
| 4.3.1 时钟粒度模块硬件设计 |
| 4.3.2 令牌管理模块硬件设计 |
| 4.3.3 色彩标记模块硬件设计 |
| 4.3.4 整形、bypass通道模块硬件设计 |
| 4.4 队列仲裁模块硬件设计 |
| 4.4.1 仲裁申请模块硬件设计 |
| 4.4.2 基于权重和优先级的仲裁模块硬件设计 |
| 4.5 共享令牌分配模块硬件设计 |
| 4.6 用户配置模块硬件设计 |
| 4.7 本章小结 |
| 第五章 仿真验证及结果分析 |
| 5.1 功能仿真验证 |
| 5.1.1 Modelsim与ISE概述 |
| 5.1.2 仿真验证平台 |
| 5.1.3 模块级仿真与验证 |
| 5.1.4 系统级仿真与验证 |
| 5.2 FPGA验证 |
| 5.2.1 FPGA资源消耗 |
| 5.2.2 FPGA板级验证 |
| 5.3 DC逻辑综合 |
| 5.3.1 DC工艺库设置 |
| 5.3.2 设计环境和设计约束 |
| 5.3.3 综合报告 |
| 5.4 结果分析 |
| 5.4.1 吞吐率分析 |
| 5.4.2 带宽利用率 |
| 5.4.3 峰值突发时间与桶深 |
| 5.4.4 限速误差率 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间取得的研究成果 |
（5）基于VPX总线的SRIO传输技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题来源及研究的目的和意义 |
| 1.2 国内外研究现状分析 |
| 1.2.1 高速数据传输技术发展现状 |
| 1.2.2 VPX总线技术的应用现状 |
| 1.2.3 串行RapidIO接口介绍 |
| 1.2.4 国内外研究现状的简析 |
| 1.3 论文内容及论文结构 |
| 第2章 总体方案设计 |
| 2.1 需求分析和设计目标 |
| 2.2 系统总体设计 |
| 2.3 硬件电路设计 |
| 2.3.1 互连底板设计 |
| 2.3.2 SRIO通信板卡设计 |
| 2.3.3 触发板卡设计 |
| 2.4 本章小结 |
| 第3章 高速电路理论及高速PCB设计 |
| 3.1 信号完整性基本理论 |
| 3.1.1 信号反射的形成与影响 |
| 3.1.2 信号串扰的形成与影响 |
| 3.2 电源完整性基本理论 |
| 3.2.1 电源完整性问题 |
| 3.2.2 耦合电容的配置 |
| 3.3 高速PCB设计 |
| 3.3.1 PCB板卡设计和布线 |
| 3.3.2 高速仿真基本原理 |
| 3.3.3 板卡走线S参数仿真 |
| 3.3.4 时钟电路仿真 |
| 3.3.5 高速串行通道仿真 |
| 3.3.6 电源耦合电容仿真设计 |
| 3.4 本章小结 |
| 第4章 固件和软件设计 |
| 4.1 固件总体设计 |
| 4.2 SRIO规范的实现 |
| 4.2.1 NWRITE控制逻辑设计 |
| 4.2.2 NWRITE_R控制逻辑设计 |
| 4.2.3 SWRITE控制逻辑设计 |
| 4.2.4 NREAD控制逻辑设计 |
| 4.2.5 关键逻辑设计分析 |
| 4.3 DDR缓存软件设计 |
| 4.4 本章小结 |
| 第5章 调试与测试分析 |
| 5.1 测试内容及流程介绍 |
| 5.2 硬件测试 |
| 5.2.1 基于IBERT的误码测试 |
| 5.2.2 触发板卡同步触发测试 |
| 5.3 数据传输速度测试 |
| 5.3.1 通道延迟测试 |
| 5.3.2 板卡间通信速度测试 |
| 5.3.3 环形通信速度测试 |
| 5.4 DDR缓存速度测试 |
| 5.5 测试结果分析 |
| 5.6 本章小结 |
| 结论 |
| 参考文献 |
| 附录 |
| 攻读学位期间发表的学术论文及其他成果 |
| 致谢 |
（6）基于FPGA的POS IC设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.3 论文研究内容 |
| 1.4 论文组织结构 |
| 第二章 POS 技术相关技术和理论介绍 |
| 2.1 计算机网络体系结构 |
| 2.1.1 OSI 参考模型 |
| 2.1.2 具有五层协议的参考模型 |
| 2.2 SDH 理论基础 |
| 2.2.1 SDH 产生背景 |
| 2.2.2 SDH 技术特点 |
| 2.2.3 SDH 原理 |
| 2.2.3.1 SDH 帧结构 |
| 2.2.3.2 SDH 的复用结构 |
| 2.3 IP OVER SDH 理论基础 |
| 2.3.1 IP over SDH 产生背景 |
| 2.3.2 IP over SDH 技术原理 |
| 2.3.3 IP over SDH 技术特点 |
| 2.4 POS 相关协议 |
| 2.4.1 以太网帧协议 |
| 2.4.2 以太网接口概述 |
| 2.4.3 HDLC 协议 |
| 2.4.4 GFP 协议 |
| 2.4.4.1 GFP 协议简介 |
| 2.4.4.2 GFP 帧格式 |
| 2.5 基于 FPGA 的设计方法 |
| 2.5.1 硬件描述语言 |
| 2.5.2 Verilog HDL 设计方法 |
| 2.5.3 基于 FPGA 的设计流程 |
| 第三章 POS 芯片总体设计 |
| 3.1 POS 芯片概述 |
| 3.1.1 功能规格 |
| 3.1.2 接口规格 |
| 3.2 基于 FPGA 的 POS 芯片总体设计方案 |
| 3.2.1 POS 芯片设计流程 |
| 3.2.2 POS 芯片设计方案 |
| 第四章 POS 芯片模块设计与仿真 |
| 4.1 XAUI 模块 |
| 4.1.1 XAUI 模块实现 |
| 4.1.2 XAUI 模块仿真与分析 |
| 4.2 XGMAC 模块 |
| 4.2.1 XGMAC 上行模块实现 |
| 4.2.1.1 64bit 数据对齐 |
| 4.2.1.2 以太网帧定界及相应字段检测 |
| 4.2.1.3 CRC 计算 |
| 4.2.1.4 帧长计算 |
| 4.2.3 XGMAC 下行模块实现 |
| 4.3 BIL 模块 |
| 4.3.1 BIL 上行模块 |
| 4.3.1.1 HDLC Capsulation 模块 |
| 4.3.1.2 XGMAC read control 模块 |
| 4.3.1.3 Egress Bridge FIFO |
| 4.3.2 BIL 下行模块 |
| 4.3.2.1 HDLC Check |
| 4.3.2.2 Ingress Bridge FIFO 模块 |
| 4.3.2.3 Ethernet Capsulation |
| 4.4 HDLC 模块 |
| 4.4.1 HDLC 模块实现 |
| 4.4.2 HDLC 上行模块 |
| 4.4.2.1 hdlc_tx_ctrl 模块 |
| 4.4.2.2 hdlc_tx_fcs 模块 |
| 4.4.2.3 stuff 模块 |
| 4.4.2.4 hdlc_scraming 模块 |
| 4.4.3 HDLC 下行模块 |
| 4.4.3.1 hdlc_descraming 模块 |
| 4.4.3.2 search_frm 模块 |
| 4.4.3.3 destuff 模块 |
| 4.4.3.4 hdlc_rx_fcs 模块 |
| 4.4.3.5 hdlc_buffer 模块 |
| 4.5 GFP 模块 |
| 4.5.1 GFP 模块实现方法 |
| 4.5.2 TGFP 模块 |
| 4.5.2.1 FRM_ARB 模块 |
| 4.5.2.2 FRM_MAP 模块 |
| 4.5.2.3 TGFP_FRAMER_LINK 模块 |
| 4.5.3 RGFP 模块 |
| 4.5.3.1 FRM_SEARCH 模块 |
| 4.5.3.2 FRM_DEMAP 模块 |
| 第五章 POS 芯片的 FPGA 板级调试 |
| 5.1 POS 芯片实现方式 |
| 5.2 POS 芯片的上板调试 |
| 5.2.1 芯片调试硬件系统 |
| 5.2.2 环回测试 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 详细摘要 |
（7）基于FPGA的高性能模式匹配引擎研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 高性能匹配引擎设计要求 |
| 1.3 论文主要研究内容与组织结构 |
| 第二章 基于FPGA 实现模式匹配的关键技术与进展 |
| 2.1 基于AC 类算法实现模式匹配 |
| 2.1.1 经典AC 算法 |
| 2.1.2 Lunteren 跳转压缩方案 |
| 2.1.3 缓存状态技术 |
| 2.2 基于Bloom Filter 实现模式匹配 |
| 2.2.1 Bloom Filter 基本原理 |
| 2.2.2 基于Bloom Filter 的匹配结构 |
| 2.3 基于TCAM 技术实现模式匹配 |
| 2.4 本章小结 |
| 第三章 基于多步长自动机的高速匹配引擎设计 |
| 3.1 设计思路 |
| 3.2 多步长自动机构造 |
| 3.2.1 关键节点映射 |
| 3.2.2 goto 跳转映射 |
| 3.2.3 Next 跳转映射 |
| 3.2.4 等价性证明 |
| 3.3 引入过渡节点接收偏移字符 |
| 3.4 跳转优先级和匹配结果输出 |
| 3.5 本章小结 |
| 第四章 基于缓存字符和流水线技术的引擎存储优化 |
| 4.1 缓存字符匹配方案 |
| 4.1.1 字符缓存的设置 |
| 4.1.2 缓存字符匹配结构 |
| 4.1.3 缓存字符优化的多步长自动机 |
| 4.1.4 正确性论证 |
| 4.2 流水线AC 算法 |
| 4.2.1 基本的流水线匹配结构 |
| 4.2.2 优化的流水线结构 |
| 4.2.3 流水线优化的多步长自动机 |
| 4.3 本章小结 |
| 第五章 基于FPGA 的高性能模式匹配引擎实现 |
| 5.1 匹配引擎实现流程 |
| 5.2 预处理软件实现 |
| 5.2.1 Snort 规则提取软件 |
| 5.2.2 多步长AC 预处理软件 |
| 5.3 硬件模块实现 |
| 5.4 实验结果分析与比较 |
| 5.4.1 参数设置分析 |
| 5.4.2 存储开销分析 |
| 5.4.3 匹配速度分析 |
| 5.4.4 性能比较 |
| 5.5 高速硬件入侵检测系统设计 |
| 5.5.1 Snort 入侵检测原理 |
| 5.5.2 硬件检测系统结构 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文工作总结 |
| 6.2 下一步工作 |
| 参考文献 |
| 附录 |
| 作者简历 攻读硕士学位期间完成的主要工作 |
| 致谢 |
（8）宽带卫星通信系统ATM/IP转换器的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 宽带卫星通信系统简介 |
| 1.2 IP/ATM 卫星通信技术 |
| 1.2.1 ATM 技术 |
| 1.2.2 IP/ATM 卫星通信协议 |
| 1.2.3 ATM 技术与卫星通信系统相结合的优势 |
| 1.3 论文内容及安排 |
| 第二章 宽带卫星通信系统 ATM/IP 转换器的总体设计 |
| 2.1 宽带卫星通信系统总体框架 |
| 2.2 ATM/IP 转换器的需求分析 |
| 2.3 ATM/IP 转换器的总体设计 |
| 2.3.1 功能结构 |
| 2.3.2 硬件组成 |
| 第三章 ATM/IP 转换器的关键技术及设计实现 |
| 3.1 ATM/IP 转换器的 FPGA 功能模块划分 |
| 3.1.1 外部接口设计 |
| 3.1.2 接收处理模块 |
| 3.1.3 发送控制模块 |
| 3.1.4 CPU 接口控制机制 |
| 3.1.5 转发表机制 |
| 3.1.6 队列管理 |
| 3.1.7 调度器 |
| 3.1.8 总线 |
| 3.2 ATM/IP 转换器的 AAL5 适配流程 |
| 3.3 ATM/IP 转换器部分关键模块的 FPGA 实现及时序仿真 |
| 3.3.1 Ethernet MAC 核的 FPGA 实现及时序仿真 |
| 3.3.2 St 接口的 FPGA 实现及时序仿真 |
| 3.3.3 Et 端口接收处理模块的 FPGA 实现及时序仿真 |
| 3.3.4 St 端口接收处理模块的 FPGA 实现及时序仿真 |
| 3.3.5 总线调度模块的 FPGA 实现及时序仿真 |
| 第四章 测试 |
| 4.1 测试环境 |
| 4.2 MAC 接口内部回环测试 |
| 4.3 AAL5 适配功能的回环测试 |
| 4.4 联合星载 ATM 交换机测试 |
| 结束语 |
| 致谢 |
| 参考文献 |
| 研究成果 |
（9）基于FPGA的AAL5重组功能设计与实现（论文提纲范文）
| 0 引言 |
| 1 AAL5协议简介 |
| 1.1 AAL5协议数据结构 |
| 1.2 AAL5的重组过程介绍 |
| 2 AAL5重组功能的FPGA设计与实现 |
| 2.1 总体设计思路 |
| 2.2 ATM接收模块的实现 |
| 2.3 SAR接收模块的实现 |
| 2.4 CPCS接收模块的实现 |
| 3 仿真验证 |
| 4 结束语 |
（10）大容量ATM交换机的交换模块的FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 ATM交换及其芯片发展现状及趋势 |
| 1.2 卫星ATM技术的发展现状及趋势 |
| 1.3 本文的研究意义 |
| 1.4 论文章节安排 |
| 第二章 ATM交换机结构及缓存结构若干问题 |
| 2.1 ATM交换中的主要概念 |
| 2.2 ATM交换机的基本原理 |
| 2.2.1 交换结构分类 |
| 2.2.2 共享介质交换 |
| 2.2.3 CrossBar结构 |
| 2.2.4 队列结构 |
| 2.3 共享存储器缓存结构多播/广播的实现 |
| 2.4 共享存储器缓存结构的反压策略 |
| 2.5 共享存储器缓存结构地址链稳定性分析 |
| 第三章 FPGA设计原理及设计关键技术研究 |
| 3.1 Xilinx FPGA的开发环境 |
| 3.1.1 Xilinx集成开发的工具ISE |
| 3.1.2 综合工具 |
| 3.1.3 仿真工具 |
| 3.2 FPGA设计 |
| 3.2.1 FPGA设计流程 |
| 3.2.2 FPGA的配置电路 |
| 3.2.3 FPGA实现技巧探讨 |
| 3.3 静态时序分析在FPGA开发中的作用 |
| 3.3.1 数字集成电路的时序概念 |
| 3.3.2 FPGA中的时序约束 |
| 3.3.3 静态时序报告分析 |
| 3.4 提升FPGA设计性能的方法 |
| 第四章 CIOQ共享缓存交换机及子模块的FPGA设计与实现 |
| 4.1 交换原理样机结构框图 |
| 4.2 交换模块总体设计 |
| 4.2.1 交换模块的参数 |
| 4.2.2 交换模块的工作流程 |
| 4.3 信元预处理与交换接口子模块 |
| 4.4 信元接收与发送子模块 |
| 4.5 信元头部处理子模块 |
| 4.6 总线位宽变换子模块 |
| 4.7 信元写入中央缓存控制子模块 |
| 4.8 信元读出调度控制子模块 |
| 4.9 信元优先级与流控的实现 |
| 4.10 布局布线后交换模块的FPGA实现图 |
| 第五章 样机交换模块测试 |
| 5.1 交换模块验证测试 |
| 5.1.1 FPGA的测试方法 |
| 5.1.2 交换模块的测试方法 |
| 5.2 整机测试及结果 |
| 5.2.1 VP交换验证 |
| 5.2.2 VC交换验证 |
| 5.2.3 测试结果 |
| 5.3 遇到问题分析及解决办法 |
| 结束语 |
| 致谢 |
| 参考文献 |
| 作者在读期间研究成果 |
四、AAL5的高速硬件实现（论文参考文献）
- [1]基于CMOS图像传感器的多路超高清视频采集与传输系统[D]. 刘博熙. 华东师范大学, 2020(12)
- [2]基于VCL的TSFP+模块高速性能研究[D]. 余鹍. 浙江大学, 2020(02)
- [3]空间天文望远镜精细导星高速处理技术研究[D]. 郑天宇. 中国科学院大学(中国科学院上海技术物理研究所), 2018(05)
- [4]网络处理器中的流量整形电路模块设计[D]. 刘洋. 东南大学, 2017(12)
- [5]基于VPX总线的SRIO传输技术研究[D]. 陈利群. 哈尔滨工业大学, 2017(02)
- [6]基于FPGA的POS IC设计[D]. 孔令军. 杭州电子科技大学, 2013(S2)
- [7]基于FPGA的高性能模式匹配引擎研究与设计[D]. 黄鹏. 解放军信息工程大学, 2011(07)
- [8]宽带卫星通信系统ATM/IP转换器的设计与实现[D]. 吕敏. 西安电子科技大学, 2011(04)
- [9]基于FPGA的AAL5重组功能设计与实现[J]. 姚玉坤,刘合武,邱绍峰. 计算机工程与设计, 2009(06)
- [10]大容量ATM交换机的交换模块的FPGA实现[D]. 陈海红. 西安电子科技大学, 2009(04)